TESIS DEFENDIDA POR

Perla Yessenia Romero Rojas

Y APROBADA POR EL SIGUIENTE COMITÉ

Dr. J Apolinar Reynoso Hernández

Director del Comité

Dr. Ricardo Arturo Chávez Pérez

Miembro del Comité

Dr. José Raúl Loo Yau

Miembro del Comité

Dr. Raúl Rangel Rojo

Miembro del Comité

M.C. José de Jesús Ibarra Villaseñor

Miembro del Comité

Dr. Roberto Conte Galván

Coordinador del programa de posgrado en Electrónica y Telecomunicaciones Dr. David Hilario Covarrubias Rosales

Director de Estudios de Posgrado

13 de diciembre de 2010.

CENTRO DE INVESTIGACIÓN CIENTÍFICA Y DE EDUCACIÓN SUPERIOR DE ENSENADA



PROGRAMA DE POSGRADO EN CIENCIAS EN ELECTRÓNICA Y TELECOMUNICACIONES

MODELADO NO LINEAL DE LOS CAPACITORES INTRÍNSECOS C_{GS} Y C_{GD} DE LOS TRANSISTORES DE EFECTO DE CAMPO DE TECNOLOGÍA GaN

TESIS

que para cubrir parcialmente los requisitos necesarios para obtener el grado de MAESTRO EN CIENCIAS

Presenta:

PERLA YESSENIA ROMERO ROJAS

Ensenada, Baja California, México, Diciembre de 2010.

RESUMEN de la tesis de Perla Yessenia Romero Rojas, presentada como requisito parcial para la obtención del grado de MAESTRO EN CIENCIAS en Electrónica y Telecomunicaciones con orientación en Altas Frecuencias. Ensenada, Baja California, México. Diciembre de 2010.

MODELADO NO LINEAL DE LOS CAPACITORES INTRÍNSECOS C_{gs} Y C_{gd} DE LOS TRANSISTORES DE EFECTO DE CAMPO DE TECNOLOGÍA GaN

Resumen aprobado por:

Dr. J. Apolinar Reynoso Hernández Director de Tesis

Las tecnologías más prometedoras en el desarrollo de las telecomunicaciones son aquellas basadas en materiales de banda prohibida ancha, tales como los semiconductores de nitruro de galio (GaN) y sus aleaciones (AlGaN, InGaN), los cuales han surgido a lo largo de la última década como dispositivos aplicables en transistores FET para requerimientos de alta potencia y alta temperatura.

Los modelos del transistor nos ayudan a predecir el comportamiento de estos dispositivos bajo diferentes condiciones de operación. Los transistores FET pueden ser modelados por medio de una representación llamada circuito eléctrico equivalente, el cual nos permite asociar a cada región del transistor, un elemento que compone el circuito eléctrico equivalente.

El comportamiento de transistores HEMT de AlGaN/GaN operando con altos niveles de potencia de entrada, puede ser confiablemente modelado por medio del modelo no lineal, el cual es extraído a partir de mediciones de parámetros S y mediciones pulsadas de I-V. El elemento que presenta la mayor no linealidad es la fuente de corriente I_{ds} , y las capacitancias C_{gs} y C_{gd} del transistor intrínseco.

Las capacitancias intrínsecas C_{gs} y C_{gd} pueden presentar efectos importantes que afectan el rendimiento del transistor, por lo que se propone un nuevo modelo para predecir su comportamiento en régimen no lineal para dispositivos basados en GaN. Se trata de un modelo empírico basado en expresiones analíticas obtenidas a partir de datos medidos de transistores HEMT de GaN.

Palabras Clave: transistores HEMT, tecnología GaN, capacitancias intrínsecas, circuito eléctrico equivalente.

ABSTRACT of the thesis presented by Perla Yessenia Romero Rojas as a partial requirement to obtain the MASTER OF SCIENCE degree in ELECTRONICS AND TELECOMMUNICATIONS with orientation in High Frequencies. Ensenada, Baja California, Mexico. December, 2010.

NONLINEAR MODELING OF INTRINSIC CAPACITANCES C_{GS} AND C_{GD} OF THE FIELD-EFFECT TRANSISTORS BASED ON GaN TECHNOLOGY

The most promising technologies for the development of the telecommunications are those based on wide band gap materials such as gallium nitride semiconductor (GaN) and his alloys (AlGaN, InGaN), which have been developed over the last decade as an applicable technology to FET transistors for high power and high temperature requirements.

Transistor models allow us to predict the performance of these devices under several operating conditions. FET transistors can be modeled by an equivalent electrical circuit, which are extremely useful to associate each region of the transistor to an element of the equivalent electrical circuit.

The performance of AlGaN/GaN HEMT transistors operating with high input power levels can be accurately modeled by the nonlinear model, which is extracted from S-parameter measurements and pulsed IV measurements. The elements those have the highest nonlinearities are the source current I_{ds} and the capacitances C_{gs} and C_{gd} of the intrinsic transistor.

Intrinsic capacitances C_{gs} and C_{gd} can have a significant impact on the transistor performance, so we propose a new model to predict their behavior in nonlinear operation for GaN based devices. It's an empirical model based on analytical expressions derived from measured data of GaN HEMT transistors.

Keywords: HEMT transistors, GaN technology, intrinsic capacitances, equivalent electrical circuit.

A mi madre, por su amor incondicional y por el ejemplo de su fortaleza.....

Agradecimientos

A mi madre, Lorena Rojas, por traerme a este mundo y darme siempre lo mejor de sí misma; por su amor y su apoyo incondicionales en cada día de mi existencia; por todos los sacrificios que ha hecho por mí y por su esfuerzo para darme mejores oportunidades en la vida; por su fe y su confianza en que siempre pueda lograr lo que me proponga. Gracias mamá por ser la persona que eres y por darme siempre la libertad y el amor para lograr lo mejor de mí.

A mi hermano Iván, por su cariño, por ser una parte fundamental de mi vida y por todas las memorias de nuestra infancia felizmente compartida. A Marcos Aguirre, por su amistad y por todos estos años de cuidar de mi madre, mi mayor tesoro. A mi tía Cleotilde Hernández por estar al pendiente de mí con tanto cariño.

A mi amiga Karen Ponce Mendoza, que ha recorrido conmigo este largo camino y me ha apoyado siempre en las buenas y en las malas, por ser una amiga tan entrañable todo este tiempo. Y a su familia, gracias por abrirme las puertas de su casa, por su hospitalidad y por hacer que me sintiera bienvenida en su hogar.

A los amigos que están lejos, Luis, Félix y Leslie, a los que llevó siempre en mi pensamiento con mucho amor, y que sé que también piensan en mí. A mis amigas Rosa y Jorgelina, por tantos momentos compartidos, por las alegrías y tristezas que pasamos juntas, y a su familia, por todo su apoyo y su amabilidad conmigo en todo momento. A mi amiga Anabel por su forma de animarme a lo largo de veinte años de amistad y por la energía que me ha regalado desde que nos conocimos.

A mi director de tesis, Dr. J. Apolinar Reynoso Hernández, por legarme un poco de su saber y experiencia, por su guía y confianza a lo largo de más de un año, por su disposición a escucharme y darme ánimos a continuar con mi crecimiento como profesional y como persona.

A mis amigos y compañeros de generación con quienes he compartido los desvelos y los triunfos en estos dos años de acompañarnos y perseguir un mismo objetivo: Rigo, Christian, Edwin, David, Abimael, Irak, Pedro, Rodrigo, Josué y Alejandro. A los compañeros que me brindaron su amistad y su ayuda durante todo este tiempo: Paul, Elizabeth, Brenda, Rebeca, Alberto y Gerardo.

A mi comité de tesis por sus ideas y aportaciones para desarrollar mi tesis y por su buena disposición: M. C. José de Jesús Ibarra Villaseñor, Dr. José Raúl Loo Yau, Dr. Ricardo Chávez Pérez y Dr. Raúl Rangel Rojo. A Dra. Carmen Maya Sánchez por su ayuda en la investigación de mi tesis. A todos mis profesores en estos dos años, por su dedicación y paciencia para enseñarme el conocimiento necesario para desarrollarme profesionalmente.

A CICESE por darme la oportunidad de estudiar un posgrado de calidad y a su personal administrativo por estar siempre a disposición de los estudiantes. A CONACYT por el apoyo económico que, con el número de registro 268063, me proporcionó durante estos dos años. Y al proyecto de CONACYT CB-2006-62227-Y por la compra de equipo y material para la realización de la tesis.

CONTENIDO

Página

i
ii
iii
iv
v
viii
xvii

Capítulo I. Introducción.

I.1	Una breve historia	1
I.2	Introducción	2
I.3	Algunas aplicaciones de tecnología GaN	5
I.4	Objetivos de la tesis	7
I.5	Planteamiento del problema	7
I.6	Organización de la tesis	10

Capítulo II. Dispositivos HEMT basados en AlGaN/GaN.

II.1	Introducción	11		
II.2	Transistores de efecto de campo FET			
II.3	Características físicas del material GaN			
II.4	Estructura de HEMT de AlGaN/GaN	19		
II.5	Operación básica del transistor HEMT de AlGaN/GaN	20		
II.6	Efectos de la polarización en transistores HEMT de AlGaN/GaN	23		
II.7	Características I-V de los transistores HEMT de AlGaN/GaN			
II.8	Modelado de transistores FET	26		
	II.8.1 Modelos físicos	26		
	II.8.2 Modelos semi-empíricos	27		
	II.8.3 Modelos de pequeña señal	28		
	II.8.4 Modelos de gran señal	28		
	II.8.4.1 Modelo cuasi-estático en gran señal	29		
	II.8.4.2 Modelo no cuasi-estático en gran señal	30		

Capít	ulo III. Métodos de extracción de elementos extrínsecos e intrínsecos	
III.1	Introducción	31
III.2	Circuito eléctrico equivalente	31
III.3	Métodos de extracción de elementos extrínsecos	34
	III.3.1 Método de Cold-FET	34
	III.3.2 Método de Zarate	37
	III.3.2.1 Medición en directa	37
	III.3.2.2 Medición en inversa	41
	III.3.3 Modelo de Dambrine para cálculo de capacitancias extrínsecas	42

CONTENIDO (Continuación)

		Página
III.4	Métodos de extracción de elementos intrínsecos	43
	III.4.1 Introducción	43
	III.4.2 Proceso de de-embeding	44
	III.4.3 Método de Berroth y Bosch	46
	III.4.4 Método alternativo de Estrada	49

Capítulo IV. Modelado de las capacitancias intrínsecas $C_{gs} \ y \ C_{gd}$

Introducción	54
Ley de conservación de la carga	55
Modelos de capacitancias intrínsecas	56
IV.3.1 Modelo de Angelov	56
IV.3.2 Modelo de José Pedro	59
Modelos de cargas bajo la compuerta	61
IV.4.1 Modelo de Homayouni	61
IV.4.2 Modelo de Angelov	65
IV.4.3 Modelo de Jarndal	65
Concepto de transcapacitancia	70
IV.5.1 Transcapacitancia lineal	72
IV.5.2 Transcapacitancia no lineal	73
	Introducción Ley de conservación de la carga Modelos de capacitancias intrínsecas IV.3.1 Modelo de Angelov IV.3.2 Modelo de José Pedro Modelos de cargas bajo la compuerta IV.4.1 Modelo de Homayouni IV.4.2 Modelo de Homayouni IV.4.3 Modelo de Angelov IV.4.3 Modelo de Jarndal Concepto de transcapacitancia IV.5.1 Transcapacitancia lineal IV.5.2 Transcapacitancia no lineal

Capítulo V. Modelado de la fuente de corriente $I_{ds} \label{eq:capital}$

V.1	Introducción	76
V.2	Integral de la transconductancia	77
	V.2.1 Transistor HEMT de AlGaN/GaN de $W_G = 100 \mu m$	79
	V.2.2 Transistor HEMT de AlGaN/GaN de $W_G = 300 \mu m$	80
	V.2.3 Transistor HEMT de AlGaN/GaN de W _G =2 mm	82
	V.2.4 Transistor encapsulado de GaN CGH35015F	83
V.3	Modelo de Angelov.	85
	V.3.1 Procedimiento del modelo de Angelov	85
	V.3.2 Resultados obtenidos con modelo de Angelov para transistor	
	AlGaN/GaN en oblea	91
	V.3.3 Resultados obtenidos con modelo de Angelov para transistor	
	GaN encapsulado	102

Capítulo VI. Resultados del modelo no lineal de capacitancias intrínsecas

C_{gs} y C_{gd}

VI.1	Introducción		105
VI.2	Modelo de capacita	ncias intrínsecas C_{gs} y C_{gd}	106
VI.3	Resultados de extra	cción de parámetros extrínsecos e intrínsecos	109
	VI.3.1 Extracción	de parámetros extrínsecos	109
	VI.3.1.1	Transistor AlGaN/GaN en oblea de W _G =100 μm	110
	VI.3.1.2	Transistor AlGaN/GaN en oblea de $W_G=300 \ \mu m$	111

CONTENIDO (Continuación)

Página

			<u> </u>
	VI.3.1.3	Transistor AlGaN/GaN en oblea de W _G =2 mm	112
	VI.3.1.4	Transistor GaN encapsulado CGH35015F	113
	VI.3.2 Extracción d	e parámetros intrínsecos	114
	VI.3.2.1	Transistor AlGaN/GaN en oblea de $W_G=100 \mu m$	114
	VI.3.2.2	Transistor AlGaN/GaN en oblea de $W_G=300 \mu m$	117
	VI.3.2.3	Transistor AlGaN/GaN en oblea de W _G =2 mm	120
	VI.3.2.4	Transistor GaN encapsulado CGH35015F	122
VI.4	Resultados de predio	cción de capacitancias intrínsecas C_{gs} y C_{gd}	124
	VI.4.1 Transistor A	IGaN/GaN en oblea de W _G =100 µm	125
	VI.4.2 Transistor A	IGaN/GaN en oblea de W _G =300 µm	127
	VI.4.3 Transistor A	IGaN/GaN en oblea de W _G =2 mm	130
	VI.4.4 Transistor G	aN encapsulado CGH35015F	132
VI.5	Resultados de cálcul	lo de cargas de compuerta Q_{gs} y Q_{gd}	134
	VI.5.1 Transistor A	IGaN/GaN en oblea de $W_G=100 \ \mu m$	135
VI.6	Resultados de transc	capacitancia y corrientes de compuerta I _{gs} e I _{gd}	137
	VI.6.1 Transistor A	IGaN/GaN en oblea de $W_G=100 \ \mu m$	137
VI.7	Implementación en	simulador ADS	140
	VI.7.1 Transistor A	IGaN/GaN en oblea de W _G =100 µm	142
	VI.7.2 Transistor A	IGaN/GaN en oblea de W _G =300 µm	144
	VI.7.3 Transistor G	aN encapsulado CGH35015F	146
		-	

Capítulo VII. Conclusiones.

VII.1	Conclusiones	148
VII.2	Aportaciones	149
VII.3	Trabajo futuro	150
Refer	encias	151
Anexo	91	154
Anexo	<u>)</u> 2	159
Anexo	93	163
Anexo	94	165
Anexo	95	171

LISTA DE FIGURAS

Figura	Descripción	Página
1	Aplicaciones de transistores HEMT basados en tecnología GaN	6
2	Curvas I-V del transistor. Es en la región saturada donde se dice que	
	el transistor presenta no linealidades	8
3	Distorsiones de fase AM-PM	9
4	Productos de intermodulación	9
5	Ejemplo de la estructura de un transistor FET de tipo HEMT de	12
	AlGaAs/GaS	
6	Transistores de efecto de campo de: (a) canal <i>n</i> , (b) canal <i>p</i>	13
7	Transistor: (a) Canal <i>n</i> , (b) Canal <i>p</i>	13
8	Estructura básica de un transistor MESFET	14
9	Formación de la zona de deserción debido a polarización externa	
	aplicada al transistor	15
10	Estructura cristalina formada por dos redes hexagonales superpuestas de átomos de Ga y N	17
11	Propiedades electrónicas de la estructura HEMT de AlGaN/GaN	18
12	Estructura de capas epitaxiales de un transistor HEMT de GaN	19
13	Esquema simplificado de la estructura de un transistor HEMT	21
14	Diagrama de bandas de energía de HEMT de GaN	22
15	Esquema de la configuración cristalina del GaN con polaridad Ga v	
	polaridad N	23
16	Polarización espontánea en cristales AlGaN y GaN	24
17	Polarización piezoeléctrica de la capa AlGaN	24
18	Características I-V de un transistor HEMT. Se diferencian la región	
	óhmica y región saturada por el comportamiento de la curva. Nótese	
	que para valores de V_{gs} menores, la región saturada empieza antes de	
	la línea indicativa	25
19	Estructura del método analítico	29
20	Circuito eléctrico equivalente del transistor	32
21	Composición del transistor. Representación de cada uno de los	
	elementos del circuito eléctrico equivalente en la física del	22
22		33
22	Red RC distribuida bajo la compuerta	34
23	Parte real de parametros Z de un transistor GaN de $W_G=300 \ \mu m$	30
24	Faite infaginaria de parametros Z de un transistor Gaiv de $W_G=500$	36
25	Circuito eléctrico equivalente en pequeña señal de transistor HEMT	50
23	de GaN bajo polarización directa	38
26	Dependencia de C _a respecto a ω^2	30
20	Topología π del circuito eléctrico equivalente del transistor	41
28	Topología T del circuito eléctrico equivalente del transistor	41
29	Topología π utilizada por Dambrine	42
30	Matriz S con elementos parásitos agregados	44

Figura	Descripción	Página
31	Matriz Z con elementos parásitos agregados	44
32	Matriz Z sin inductancias L_g y L_d	45
33	Matriz Y sin capacitancias C_{pg} y C_{pd}	45
34	Matriz Z a Matriz Y	46
35	Circuito equivalente de pequeña señal del transistor FET	47
36	La carga total en la compuerta es la suma de las cargas en las	
	terminales de compuerta-fuente Q_{gs} y compuerta-drenador Q_{gd}	55
37	Circuito eléctrico equivalente de transistor HEMT aplicado en el	
	modelo de Angelov.	56
38	C_{es} respecto a V_{es} . Para transistor GaN de W_G =300 μ m	58
39	C_{gd} respecto a V_{ds} para transistor GaN de W_G =300 µm	58
40	Circuito eléctrico equivalente utilizado por el modelo de José Pedro	59
41	Comparación de C_{gs} respecto a V_{gs} . La línea (o) es el	
	comportamiento de C_{gs} predicho por el modelo de José Pedro	60
42	Modelo no lineal cuasi-estático adoptado por transistores FET en el	
	que se basa el modelo de Homayouni	61
43	Modelo lineal cuasi-estático obtenido de la linealización del modelo	
	mostrado en la figura 42	62
44	Modelo lineal no cuasi-estático adoptado por transistores FET en el	
	que se basa el modelo de Homayouni	63
45	Fuente de carga de compuerta Q_{gs} (pC) con respecto a V_{gs} y V_{ds}	
	obtenida con modelo de Homayouni	64
46	Fuente de corriente de compuerta I_{gs} (fA) con respecto a V_{gs} y V_{ds}	
	obtenida con modelo de Homayouni	64
47	Circuito eléctrico equivalente cuasi-estático en pequeña señal del	
	transistor intrínseco	66
48	Modelo cuasi-estático en gran señal	67
49	Circuito eléctrico equivalente no cuasi-estático en pequeña señal del	
	transistor intrínseco	67
50	Modelo no cuasi-estático en gran señal	68
51	Fuentes de carga Q_{gs} y Q_{gd} respecto a voltajes de control	69
52	Fuentes de corriente I_{gs} e I_{gd} respecto a voltajes de control	69
53	Topología de $C(V_1, V_2)$	70
54	Capacitancia dependiente de dos voltajes de control	71
55	Topología de $C(V_1, V_2)$ más elemento agregado \mathbb{C}	71
56	Transcapacitancia dependiente de dos voltajes de control	71
57	Elementos que presentan grandes no linealidades en el transistor	
	intrínseco	76
58	Curvas de transconductancia g_m con respecto a V_{gs} . Líneas continuas	
	son mediciones a partir de datos de parámetros S. Líneas (o) son	
	obtenidas a partir de la ecuación de g_m para múltiples valores en V_{ds}	
	para transistor GaN de W_G =100 µm	79
59	Líneas (o) son curvas $I_{ds}(V_{gs})$ obtenidas a partir de integral de g_m	
	para transistor GaN de $W_G=100 \ \mu m$. Líneas continuas son curvas	
	$I_{ds}(V_{gs})$ medidas en multipunto	80

Figura	Descripción	Página
60	Curvas de transconductancia g_m con respecto a V_{gs} . Líneas	U
	continuas son mediciones a partir de datos de parámetros S. Líneas	
	(o) obtenidas a partir de la ecuación de g_m para múltiples valores en	
	V_{ds} para transistor GaN de W_G =300 µm	81
61	Líneas (o) son curvas $I_{ds}(V_{gs})$ obtenidas a partir de integral de g_m	
	para transistor GaN de W_G =300 µm. Líneas continuas son curvas	
	$I_{ds}(V_{gs})$ medidas en multipunto	81
62	Curvas de transconductancia g_m con respecto a V_{gs} . Líneas	
	continuas son mediciones a partir de datos de parámetros S. Líneas	
	(o) son obtenidas a partir de la ecuación de g_m para múltiples	
	valores en V_{ds} para transistor GaN de $W_G=2$ mm	82
63	Líneas (o) son curvas $I_{ds}(V_{gs})$ obtenidas a partir de integral de g_m	
	para transistor GaN de $W_G=2$ mm. Líneas continuas son curvas	
	$I_{ds}(V_{gs})$ medidas en multipunto	83
64	Curvas de transconductancia g_m con respecto a V_{gs} . Líneas	
	continuas son mediciones a partir de datos de parámetros S. Línea	
	(o) obtenida a partir de la ecuación de g_m para $V_{ds}=5V$ para	
	transistor GaN CGH35015F.	83
65	Línea (o) es una curva $I_{ds}(V_{gs})$ obtenida a partir de integral de g_m	
	para transistor GaN CGH35015F. Líneas continuas son curvas	
	$I_{ds}(V_{gs})$ medidas en multipunto	84
66	Curvas de transconductancia g_m respecto a V_{gs} correspondientes a	
	V_{ds} =[0:5:20] V. Los parámetros de I_{PK} y V_{PK} pueden ser	
	determinados a partir del máximo valor de transconductancia para	
	cada curva de V_{ds}	86
67	Curvas de ψ con respecto a V_{gs} calculadas con la ecuación (143)	
	correspondientes a diversos valores de V _{ds}	88
68	Comparación de ψ obtenida a partir de I_{ds} y ψ calculada con las	
	constantes <i>P_n</i>	90
69	Curvas I-V de transistor HEMT de GaN de 300 µm medido en	
	régimen pulsado en el punto de polarización (V_{ds} =18 V, V_{gs} =-2.6 V)	91
70	Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo	
	de Angelov en MatLab para transistor GaN W_G =300 µm	91
71	Comparación de curvas $I_{ds}(V_{ds})$ medidas y calculadas con modelo	
	de Angelov en MatLab para transistor GaN W_G =300 µm	92
72	Esquemático de la implementación de SDD para la optimización de	
	la respuesta del modelo de Angelov	93
73	Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y	
	optimizadas en ADS (líneas) para transistor GaN de W_G =300 µm	93
74	Comparación de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y	
	optimizadas en ADS (líneas) para transistor GaN de W_G =300 µm	94
75	Curvas I-V de transistor HEMT de GaN de 2 mm medido en	
	régimen pulsado en el punto de polarización (V_{ds} =14 V, V_{gs} =-2.2 V)	95

Figura	Descripción	Página
76	Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo	
	de Angelov en MatLab para transistor GaN $W_G=2$ mm	95
77	Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo	
	de Angelov en MatLab para transistor GaN $W_G=2$ mm	96
78	Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y	
	optimizadas en ADS (líneas) para transistor GaN $W_G=2$ mm	97
79	Comparación de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y	
	optimizadas en ADS (líneas) para transistor GaN de $W_G=2 \text{ mm}$	98
80	Curvas I-V de transistor HEMT de GaN de W_G =100 µm medido en	
	régimen pulsado en el punto de polarización(V_{ds} =14 V, V_{gs} = -2.2 V).	98
81	Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo	
	de Angelov en MatLab para transistor GaN de W_G = 100 µm	99
82	Comparación de curvas $I_{ds}(V_{ds})$ medidas y calculadas con modelo	0.0
	de Angelov en MatLab para transistor GaN de W_G = 100 µm	99
83	Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y	101
0.4	optimizadas en ADS (líneas) para transistor GaN de $W_G=100 \mu\text{m}$	101
84	Comparation de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y	101
05	optimizadas en ADS (lineas) para transistor GaN de $W_G=100 \mu\text{m}$	101
85	Curvas I-V de transistor HEMII de Gan CGH35015F encapsulado	
	medido en regimen puisado con punto de polarización en $(v_{ds}=0 v, v_{ds}=0 v)$	102
96	V_{gs} = -1.0 V)	102
80	Comparación de curvas $I_{ds}(v_{gs})$ medidas y calculadas con modelo de Angeloy en MatLab para transistor GaN CGH35015E	102
87	Comparación de curvas $L_1(V_1)$ medidas y calculadas con modelo	102
07	de Angelov en MatLab para transistor GaN CGH35015E	103
88	Comparación de curvas $L_1(V)$ medidas (líneas continuas) y	105
00	comparation de culvas $I_{ds}(v_{gs})$ medidas (micas continuas) y optimizadas en ADS (líneas -) para transistor GaN CGH35015F	104
89	Comparación de curvas $L_1(V_{12})$ medidas (líneas continuas) y	104
07	optimizadas en ADS (líneas) para transistor GaN CGH35015F	104
90	Resistencias e inductancias extrínsecas respecto a <i>L</i> _{as} del transistor	10.
20	GaN de W_c =100 µm, R_c =0.4739 Ω, R_c =7.0842 Ω, R_d =13.6228 Ω,	
	L_{g} =47.5870 pH, L_{g} =6. 5233 pH, L_{d} =65.5898 pH	110
91	Capacitancias extrínsecas respecto a V_{es} del transistor GaN de	
	$W_G = 100 \mu\text{m}. C_{pg} = 5.34 \text{fF}, C_{pd} = 27.831 \text{fF}.$	110
92	Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor	
	GaN de W_G =300 µm. R_s =2.2160 Ω , R_d =5.0258 Ω , R_g =1.2796 Ω ,	
	<i>L_s</i> =0.3111 pH, <i>L_d</i> =61.5484 pH, <i>L_s</i> =72.6720 pH	111
93	Capacitancias extrínsecas respecto a V_{gs} del transistor GaN de	
	W_G =300 µm. C_{pg} =6.4148 fF, C_{pd} =34.2023 fF	111
94	Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor	
	GaN de $W_G=2$ mm. $R_g=0.9083$ Ω , $R_s=0.3927$ Ω , $R_d=1.2027$ Ω ,	
	L_g =48.46 pH, L_s =1.33 pH, L_d =109.78 pH	112
95	Capacitancias extrínsecas respecto a V_{gs} del transistor GaN de	
	$W_G=2 \text{ mm. } C_{pg}=110.5106 \text{ fF}, C_{pd}=256.8187 \text{ fF}$	112

Figura	Descripción	Página
96	Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor	U
	GaN encapsulado. $R_s=0.281 \Omega$, $R_d=2.139 \Omega$, $R_g=1.133 \Omega$, $L_s=70.741$	
	pH, L_d =1.2623 nH, L_g =1.445 nH	113
97	Capacitancias extrínsecas respecto a V_{gs} del transistor GaN	
	encapsulado. C_{pg} =2.484 pF, C_{pd} =1.305 pF	113
98	Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN de $W_G=100 \mu\text{m}$	114
99	Transconductancia g_m y Conductancia de salida g_{ds} de transistor GaN	
	de W_G =100 µm	115
100	Capacitancia intrínseca C_{ds} y Constante τ de transistor GaN de	
	$W_{G} = 100 \mu m$	115
101	Resistencias intrínsecas $R_i y R_{gd}$ de transistor GaN de W_G =100 µm	115
102	Comparación de parámetros S en polarización (V_{es} =-2.4 V, V_{ds} =5 V)	
	de transistor GaN de W_G =100 µm	116
103	Comparación de parámetros S en polarización ($V_{gs}=0$ V, $V_{ds}=20$ V)	
	de transistor GaN de W_G =100 µm	116
104	Comparación de parámetros S en polarización (V_{gs} =-0.8 V, V_{ds} =10	
	V) de transistor GaN de $W_G=100 \mu\text{m}$	116
105	Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN de W_G =300 µm	117
106	Transconductancia g_m y Conductancia g_{ds} de transistor GaN de	
	$W_G = 300 \mu m$	117
107	Resistencias intrínsecas $R_i y R_{gd}$ de transistor GaN de W_G =300 µm	118
108	Capacitancia intrínseca C_{ds} y Constante τ de transistor GaN de	
	$W_G=300 \mu m$	118
109	Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5 V)	
	de transistor GaN de W_G =300 µm	119
110	Comparación de parámetros S en polarización ($V_{gs}=0$ V, $V_{ds}=20$ V)	
	de transistor GaN de W_G =300 µm	119
111	Comparación de parámetros S en polarización (V_{gs} =-0.8 V, V_{ds} =10	
	V) de transistor GaN de W_G =300 µm	119
112	Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN de $W_G=2$ mm	120
113	Transconductancia g_m y Conductancia de salida g_{ds} de transistor GaN	
	de $W_G=2$ mm	120
114	Resistencias intrínsecas R_i y R_{gd} de transistor GaN de W_G =2 mm	121
115	Capacitancia intrínseca C_{ds} y Constante τ de transistor GaN de $W_G=2$	
	mm	121
116	Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5 V)	
	de transistor GaN de $W_G=2$ mm	122
117	Comparación de parámetros S en polarización (V_{gs} =0 V, V_{ds} =20 V)	
	de transistor GaN de $W_G=2$ mm	122
118	Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN encapsulado	122
119	Transconductancia g_m y Conductancia g_{ds} de transistor GaN	
	encapsulado	123
120	Resistencias intrínsecas R_i y R_{gd} de transistor GaN encapsulado	123
121	Capacitancia intrínseca C_{ds} y Constante τ de transistor GaN	
	encapsulado	123

Figura Descripción				
122	Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5			
	V) para transistor encapsulado	124		
123	Comparación de parámetros S en polarización ($V_{gs}=0$ V, $V_{ds}=20$			
	V) para transistor encapsulado	124		
124	Comparación de capacitancia intrínseca $C_{gs}(V_{gs})$. (-) Método de			
	Berroth, (o) Modelo propuesto	125		
125	Comparación de capacitancia intrínseca $C_{gs}(V_{gs}, V_{ds})$. (a) C_{gs}			
	calculada con método de Berroth, (b) Modelo propuesto	125		
126	Comparación de capacitancia intrínseca $C_{gd}(V_{ds})$. (-) Método de			
	Berroth, (o) Modelo propuesto	126		
127	Comparación de capacitancia intrínseca $C_{gd}(V_{gs}, V_{ds})$. (a) C_{gd}			
	calculada con método de Berroth, (b) Modelo propuesto	126		
128	Aproximación de capacitancia intrínseca $C_{ds}(V_{ds})$. (-) Método de			
	Berroth, (o) Modelo propuesto para V_{gs} =-2 V	127		
129	Comparación de capacitancia intrínseca $C_{gs}(V_{gs})$. (-) Método de			
	Berroth, (o) Modelo propuesto	127		
130	Comparación de capacitancia intrínseca $C_{gs}(V_{gs}, V_{ds})$. (a) C_{gs}			
	calculada con método de Berroth, (b) Modelo propuesto	128		
131	Comparación de capacitancia intrínseca $C_{gd}(V_{ds})$. (-) Método de			
	Berroth, (o) Modelo propuesto	128		
132	Comparación de capacitancia intrínseca $C_{gd}(V_{gs}, V_{ds})$. (a) C_{gd}			
100	calculada con método de Berroth, (b) Modelo propuesto	129		
133	Aproximación de capacitancia intrínseca $C_{ds}(V_{ds})$. (-) Método de	100		
101	Berroth, (o) Modelo propuesto para V_{gs} =-2 V	129		
134	Comparación de capacitancia intrínseca $C_{gs}(V_{gs})$. (-) Método de	120		
105	Berroth, (o) Modelo propuesto	130		
135	Comparación de capacitancia intrinseca $C_{gs}(V_{gs}, V_{ds})$. (a) C_{gs}	120		
120	calculada con metodo de Berrotn, (b) Modelo propuesto	130		
130	Comparación de capacitancia intrinseca $C_{gd}(v_{ds})$. (-) Metodo de	121		
127	Berroin, (0) Modelo propuesto	131		
137	Comparation de capacitancia intrinseca $C_{gd}(v_{gs}, v_{ds})$. (a) C_{gd}	121		
120	Calculada con metodo de Berloui, (b) Modelo propuesto	151		
130	Aproximation de capacitancia muniseca $C_{ds}(v_{ds})$. (-) Metodo de Berroth	132		
130	Comparación de canacitancia intrínseca C_{gs} -1.5 V	132		
159	Berroth (a) Modelo propuesto	132		
140	Comparación de capacitancia intrínseca $C_{i}(V, V_{i})$ (a) C_{i}	132		
140	calculada con método de Berroth (b) Modelo propuesto	133		
141	Comparación de canacitancia intrínseca $C_{1}(V_{1})$ (-) Método de	155		
1 4 1	Berroth (a) Modelo propuesto anlicado para V_{1} = 0.6 V	133		
142	Aproximación de canacitancia intrínseca $C_{\perp}(V_{\perp})$ (-) Método de	155		
114	Berroth. (o) Modelo propuesto anlicado para $V_{as}=-0.6 V$	134		
	\sim	101		

Figura	Descripción	Página
143	Fuente de carga de compuerta $Q_{gs}(pC)$ con respecto a V_{gs} y V_{ds} de	
	transistor de W_G =100 µm	135
144	Fuente de carga de compuerta Q_{gs} (V_{ds} , V_{gs}) de transistor de	
	$W_G = 100 \ \mu m$	135
145	Fuente de carga de compuerta Q_{gd} (pC) con respecto a V_{gs} y V_{ds}	
	de transistor de $W_G=100 \ \mu m$	136
146	Fuente de carga de compuerta Q_{gd} (V_{ds} , V_{gs}) de transistor de	
	$W_G = 100 \ \mu m$	136
147	Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} con respecto a V_{gs} para	107
	transistor de W_G =100 µm	137
148	Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds}	100
1.40	para transistor de $W_G=100 \mu\text{m}$	138
149	Fuente de corriente de compuerta I_{gs} (V_{ds} , V_{gs}) para transistor de	120
150	$W_G = 100 \mu\text{m}$	138
150	Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y	120
151	V_{ds} para transistor de $W_G=100 \ \mu \text{m}$	139
131	Fuence de compuerta $I_{gd}(v_{ds}, v_{gs})$ para transistor de	120
152	$W_G = 100 \ \mu \text{m}$	139
132	modelo de gran señal basado en tablas de elementos dependientes	
	de la polarización del transistor	141
153	Comparación de parámetros S medidos y obtenidos con la	171
155	simulación del circuito no lineal Parámetros de control: C _{cr} =230	
	fF. C_{DT} =75 fF. R_{CT} =5 Ω . R_{DT} =390 Ω .	142
154	Comparación de parámetros S medidos v obtenidos con la	
_	simulación del circuito no lineal. Parámetros de control: C_{GT} =226	
	fF, C_{DT} =75 fF, R_{GT} =3 Ω, R_{DT} =200 Ω	143
155	Comparación de parámetros S medidos y obtenidos con la	
	simulación del circuito no lineal. Parámetros de control: C_{GT} =700	
	$fF, C_{DT}=10 fF, R_{GT}=3 \Omega, R_{DT}=2 \Omega.$	144
156	Comparación de parámetros S medidos y obtenidos con la	
	simulación del circuito no lineal. Parámetros de control: C_{GT} =675	
	fF, C_{DT} =44 fF, R_{GT} =3 Ω , R_{DT} =24 Ω	145
157	Comparación de parámetros S medidos y obtenidos con la	
	simulación del circuito no lineal. Parámetros de control: C_{GT} =1.5	
	pF, C_{DT} =1 fF, R_{GT} =5 Ω , R_{DT} =286 Ω	146
158	Comparación de parámetros S medidos y obtenidos con la	
	simulación del circuito no lineal. Parámetros de control: C_{GT} =1.2	–
1.50	pF, C_{DT} =0.01 fF, R_{GT} =2 Ω , R_{DT} =315 Ω	147
159	Ejemplo de SDD de dos puertos	154
160	implementacion de SDD de dos puertos definido por funciones	157
	implicitas y explicitas	157

Figura	Descripción	
161	Ejemplo de la implementación del SDD en la lectura de datos	
	corriente previamente calculados	
162	Circuito de polarización del transistor utilizado para la medición	
	de curvas I-V	
163	Banco de medición de alta frecuencia para caracterizar curvas I-V	
	de transistores en oblea	
164	Configuración para la medición de resistencias e inductancias parásitas	
165	Configuración para la medición de capacitancias parásitas	
166	Configuración para la medición en polarización convencional	
167	Transistor en oblea HEMT de GaN de $W_{c=}$ 2 mm	
168	Transistor en oblea HEMT de GaN de W_c = 100 µm	
169	Transistor en oblea HEMT de GaN de W_c = 300 µm	
170	Diagrama de medición de curvas I-V en modo nulsado para	
170	transistores en oblea	
171	Esquemático para mediciones pulsadas y en régimen estático (DC)	
172	Comparación de curvas I-V de un transistor HEMT de GaN de	
172	$W_{c}=300 \text{ µm}$ (-)Mediciones en régimen dinámico (*)Mediciones	
	en régimen estático	
173	Fuente de carga de compuerta $Q_{\rm e}(\rm pC)$ con respecto a $V_{\rm e}$ y $V_{\rm e}$ de	
175	transistor de $W_{c}=300 \text{ µm}$	
174	Evente de carga de compuerta Q_{ac} (V_{dc} , V_{cc}) de transistor de	
171	$W_c=300 \text{ µm}$	
175	Fuente de carga de compuerta O_{ad} (pC) con respecto a $V_{as} \times V_{ds}$ de	
1,0	transistor de $W_c=300 \text{ µm}$.	
176	Fuente de carga de compuerta O_{ad} (V_{ds} , V_{as}) de transistor de	
110	$W_{c}=300 \text{ µm}$	
177	Fuente de carga de compuerta Q_{ac} (pC) con respecto a V_{ac} v V_{dc} de	
	transistor de $W_c=2$ mm	
178	Fuente de carga de compuerta $Q_{qs}(V_{ds}, V_{qs})$ de transistor de $W_{C}=2$	
	mm	
179	Fuente de carga de compuerta O_{ad} (pC) con respecto a V_{as} v V_{ds} de	
117	transistor de $W_c=2$ mm	
180	Fuente de carga de compuerta $Q_{ad}(V_{ds}, V_{as})$ de transistor de $W_{c}=2$	
100	mm	
181	Fuente de carga de compuerta $Q_{ac}(pC)$ con respecto a $V_{ac} \times V_{dc}$ de	
101	transistor encapsulado	
182	Fuente de carga de compuerta O_{ac} (V_{da} , V_{ac}) de transistor	
102	encapsulado	
183	Fuente de carga de compuerta Q_{ad} (pC) con respecto a V_{ad} v V_{da} de	
100	transistor encapsulado	
	a manage of the post of the po	

Figura	Descripción	Página	
184	Fuente de carga de compuerta Q_{gd} (V_{ds} , V_{gs}) de transistor		
	encapsulado	170	
185	Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} con respecto a V_{gs} para		
	transistor de W_G =300 µm	171	
186	Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds}		
	para transistor de W_G =300 µm	171	
187	Fuente de corriente de compuerta I_{gs} (V_{ds} , V_{gs}) para transistor de		
	$W_G = 300 \ \mu m$	172	
188	Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y V_{ds}		
	para transistor de W_G =300 µm	172	
189	Fuente de corriente de compuerta I_{gd} (V_{ds} , V_{gs}) para transistor de		
	$W_G = 300 \mu m.$	173	
190	Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} con respecto a V_{gs} para	. = 0	
	transistor de $W_G=2$ mm	173	
191	Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds}		
	para transistor de $W_G=2$ mm	174	
192 Fuente de corriente de compuerta I_{gs} (V_{ds} , V_{gs}) para transistor de			
100	$W_G=2 \text{ mm}$	174	
193	Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y V_{ds}	175	
104	para transistor de $W_G=2$ mm	175	
194	Fuente de corriente de compuerta I_{gd} (V_{ds} , V_{gs}) para transistor de	175	
105	$W_G=2 \text{ mm}$	1/5	
195	Iranscapacitancia no lineal \mathbb{U}_{gs} y \mathbb{U}_{gd} con respecto a V_{gs} para	176	
100	transistor encapsulado	1/0	
196	Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds}	176	
107	para transistor encapsulado	1/6	
197	Fuente de compuerta I_{gs} (v_{ds} , v_{gs}) para transistor	177	
100	Evente de corriente de compuerte $L_{(nA)}$ con respecte e V_{nA} V	1//	
190	Fuence de compuerta I_{gd} (pA) con respecto à V_{gs} y V_{ds}	177	
100	Fuente de corriente de compuerte $L_{i}(V, V)$ para transistor	1//	
177	Fuchte de compuerta I_{gd} (v_{ds} , v_{gs}) para transistor encansulado	178	
	Circapsulau0	1/0	

LISTA DE TABLAS

Tabla	Descripción	Página		
Ι	Ventajas competitivas de los dispositivos de potencia basados en	_		
	GaN	4		
II	Propiedades básicas de los semiconductores utilizados en			
	aplicaciones de potencia	19		
III	Variación de términos de ecuación analítica de <i>g</i> _{<i>m</i>}	78		
IV	Coeficientes del modelo de Angelov para transistor HEMT de GaN			
	de W_G =300 µm a V_{ds} =18 V, V_{gs} =-2.6 V	94		
V	Coeficientes del modelo de Angelov para transistor HEMT de GaN			
	de $W_G=2 \text{ mm a } V_{ds}=14 \text{ V}, V_{gs}=-2.2 \text{ V}$	97		
VI	Coeficientes del modelo de Angelov para transistor HEMT de GaN			
	de $W_G=100 \mu\text{m a}$ $V_{ds}=14 \text{V}, V_{gs}=-2.2 \text{V}$			
VII	Coeficientes del modelo de Angelov para transistor HEMT de GaN			
	CGH35015F encapsulado a $V_{ds}=0$ V, $V_{gs}=-1.6$ V	103		
VIII	Variación de términos de ecuación analítica de C _{gs}	107		
IX	Variación de términos de ecuación analítica de C _{ds}	109		

Introducción

I.1 Una breve historia

El auge de los sistemas de telecomunicaciones basados en modulación digital ha incentivado la investigación y desarrollo de amplificadores de potencia en el rango de microondas, ya que las comunicaciones vía satélite, que operan en rangos de frecuencia que van desde cientos de MHz hasta decenas de GHz, necesitan amplificadores cada vez con mayor potencia y continúan incrementando su linealidad, eficiencia y ancho de banda para satisfacer los requerimientos de las comunicaciones tanto militares como comerciales. Por esto se busca mejorar el rendimiento de los dispositivos de estado sólido. Incrementar la potencia de RF, sin que ésta se disipe en forma de calor, trae como consecuencia una reducción en el costo y tamaño de los transmisores utilizados en sistemas de telecomunicaciones.

Las tecnologías más prometedoras son aquellas basadas en materiales de banda prohibida ancha, tales como los semiconductores de nitruro de galio (GaN) y sus aleaciones (AlGaN, InGaN), los cuales han surgido a lo largo de la última década como semiconductores satisfactoriamente aplicables en el campo de los transistores de efecto de campo (Field Effect Transistor: FET) para requerimientos de alta potencia y alta temperatura.

Considerables esfuerzos para fabricar dispositivos basados en GaN comenzaron hace tres décadas. Pankove *et al.* [1971] reportaron los primeros diodos emisores de luz (LED) basados en GaN. La mayoría de estas investigaciones fueron abandonadas debido a problemas fundamentales del material. Dado que no había una tecnología confiable para producir substratos compatibles con GaN, los crecimientos epitaxiales fueron hechos sobre substratos cristalinos altamente desacoplados. Las películas resultantes exhibían alta densidad de defectos y una pobre morfología de superficie. No fue hasta mediados de los 80s que estos problemas empezaron a resolverse, debido en gran parte al trabajo de Shuji Nakamura en la compañía química Nichia en Japón. El uso de capas de AlN o GaN poco dopadas facilitaron el crecimiento de películas de GaN de alta calidad sobre substratos de zafiro por medio de epitaxia en fase vapor (MOVPE: Metal-Organic Vapor Phase Epitaxy). Fue entonces que, Nakamura presentó los primeros LEDs basados en nitruro de galio. Khan *et al.* [1993] fabricaron el primer transistor FET tipo *n* basado en GaN.

Sin embargo, a pesar de intensas investigaciones alrededor del mundo, todavía hay una fuerte necesidad de un entendimiento más detallado de los procesos físicos microscópicos en dispositivos de nitruro, los cuales nos permiten obtener más del doble de eficiencia de amplificación y hasta un orden de magnitud arriba en densidad de potencia frente a tecnologías anteriores. Simulaciones numéricas pueden ayudar a investigar estos procesos y a establecer relaciones cuantitativas entre las propiedades del material y el rendimiento medido del dispositivo [Piprek, 2007].

I.2 Introducción

Debido a que el mercado de servicios de comunicación personal y acceso de banda ancha se está expandiendo y los sistemas móviles de tercera generación (3G) se vuelven cada vez más apegados a la vida cotidiana, los amplificadores de potencia de microondas y radiofrecuencias se están volviendo el centro de atención. Una amplia variedad de tecnologías están siendo aplicadas en amplificadores de potencia con mayor o menor éxito. Algunas de ellas son: los transistores bipolares de heterounión de arseniuro de galio (GaAs), los transistores de efecto de campo metal-semiconductor (MESFETs) de GaAs o carburo de silicio (SiC), los transistores de silicio LDMOS (Lateral-Diffused- Metal-Oxide-Semiconductor Field Effect Transistor) o los transistores de alta movilidad electrónica (HEMTs) de GaN [Umesh, 2002]. Un material idóneo para aplicaciones de alta potencia debe poseer buenas propiedades térmicas y de transporte electrónico, así como alta eficiencia y gran estabilidad química. En el desarrollo de transistores FET, las tecnologías más utilizadas para aplicaciones en RF/microondas habían sido aquellas basadas en arseniuro de galio (GaAs), silicio (Si) y fosfuro de indio (InP). Sin embargo, estos materiales tienen en común que son de banda prohibida estrecha por lo que presentan grandes limitantes para trabajar con altas potencias o altas temperaturas. Es por eso que actualmente se estudian semiconductores de banda prohibida ancha, la cual concede al material una alta tensión de ruptura y gran estabilidad térmica.

Debido a sus propiedades eléctricas y ópticas, el grupo III-nitruro, compuesto por GaN, AlN, InN, sus aleaciones (como AlGaN o InGaN) y sus heteroestructuras (principalmente AlGaN/GaN y InGaN/GaN), son objeto de una intensa actividad de investigación, ya que prometen una nueva era en los dispositivos electrónicos y optoelectrónicos. Toda la tecnología que está surgiendo respecto a sistemas compactos o redes inalámbricas, podría experimentar un gran avance si se pudiera sustituir a los materiales actualmente usados por GaN. Sus características físicas, tales como una alta velocidad de saturación, alto voltaje de ruptura, alta conductividad térmica, estabilidad química, estabilidad mecánica y excelentes índices de resistencia a la radiación, hacen de los materiales semiconductores de la familia del nitruro, la mejor elección para la fabricación de dispositivos electrónicos que necesiten operar a altas temperaturas, altas frecuencias y altas densidades de potencia [Elhamri, 2004].

La velocidad de saturación y la densidad de carga del material GaN, son las responsables de sus altos niveles de potencia de salida. Por otro lado, su alta movilidad electrónica facilita una baja resistencia de entrada (R_{on}) y una alta eficiencia de potencia agregada (*PAE*). Como resultado de su amplia banda prohibida, este material tiene altos voltaje de ruptura, densidad de corriente y temperatura de operación. La mayor eficiencia que resulta de su alto voltaje de operación reduce los requerimientos de potencia y simplifica el sistema de enfriamiento, una importante ventaja ya que el costo del sistema de enfriamiento es una fracción significativa del costo de un transmisor de microondas de alta potencia [Umesh, 2002].

Los transistores HEMT basados en GaN han demostrado mayor densidad de potencia y más alta eficiencia sobre las tecnologías actualmente comerciales; en este caso, los transistores de microondas y RF basados en GaAs y Si. Como comparación, obteniendo la misma potencia de salida, se puede realizar una reducción de diez veces en el tamaño del dispositivo usando dispositivos basados en GaN en vez de los dispositivos tradicionales.

Los competidores directos de los dispositivos basados en GaN son aquellos basados en SiC o diamante, ambos de banda prohibida ancha. Éste último parece tener excelentes propiedades para aplicaciones de alta potencia pero el desarrollo de esta tecnología es aún nuevo. En el caso del SiC, algunas de sus características físicas, como el voltaje de ruptura o la estabilidad térmica, son parecidas a las del GaN. Sin embargo, GaN tiene la ventaja de que permite tecnologías de heterounión, y su capacidad de transporte de electrones es muy superior a la del SiC [Piprek, 2007].

Necesidad	Características del GaN	Ventaja del GaN
Alta potencia por unidad de	Banda prohibida ancha	Dispositivos compactos,
longitud de compuerta		facilidad de acoplamiento
Alta linealidad	Topología HEMT	Optima colocación de bandas
Alta frecuencia	Alta velocidad electrónica	Ancho de bando del orden de
		μm
Alta eficiencia	Altos voltajes de operación	Ahorro de potencia
Bajo ruido	Alta ganancia, alta velocidad	Alto rango dinámico
Altas temperaturas de	Gap ancho	Ahorro en sistemas de
operación	_	refrigeración
Buen manejo térmico	Substratos de SiC	Dispositivos de alta potencia
		con bajas pérdidas por
		disipación térmica

Tabla I. Ventajas competitivas de los dispositivos de potencia basados en GaN.

En la tabla I se muestran algunas de las ventajas que tiene el material GaN para ser competitivo como producto comercial. En la primera columna se describen las necesidades de cualquier tecnología para dispositivos de potencia y en la segunda columna se listan las características de los dispositivos basados en GaN que pueden proporcionarnos estos requerimientos. La última columna señala las ventajas que obtiene el cliente en sus dispositivos basados en GaN [Mishra, 2002]. Este tipo de transistor está todavía bajo desarrollo y aún no es un producto comercial fácilmente disponible. A pesar de los valores récords obtenidos con estos transistores, los resultados experimentales distan de los resultados teóricos. Una de las principales razones es la poca madurez que presenta el procesado tecnológico de fabricación de los dispositivos, en especial tratándose de substratos. Los dos substratos más comúnmente usados en crecimientos epitaxiales de GaN son el zafiro y el carburo de silicio ("silicon carbide", SiC). Sin embargo, hay problemas asociados con usar estos substratos debido al desacoplamiento de parámetros de red y térmicos que hacen que la capa epitaxiada tenga una alta densidad de defectos de superficie, así como altas concentraciones residuales de impurezas.

I.3 Algunas aplicaciones de la tecnología GaN

Su principal aplicación es en amplificadores de alta potencia. Los transistores de efecto de campo basados en AlGaN/GaN han sido investigados para usarlos en amplificadores de potencia en la etapa de salida de estaciones base 3G, donde la alta linealidad y la eficiencia son críticas. Las redes inalámbricas de tercera generación (3G) representan uno de los campos más promisorios para dispositivos GaN, ya que un sólo dispositivo de GaN podría reemplazar a alrededor de diez dispositivos de arseniuro de galio (GaAs). Esto conlleva una importante reducción de costos y espacio, así como un mejor acoplamiento de impedancias de entrada [Johnson, 2004]. Dispositivos como mezcladores y osciladores han sido desarrollados usando transistores HEMT basados en GaN. También en el campo de los dispositivos optoelectrónicos son prometedores. Es posible encontrar LEDs comerciales basados en tecnología GaN emitiendo en azul y verde, los cuales son usados en pantallas "full-color" o señales de tráfico. Los diodos laser azules de nitruro de galio son componentes clave en la alta resolución de lectores de DVD, ya que permiten una mayor capacidad de almacenamiento en los mismos que los actuales diodos láser rojos. Esto es la base del famoso "Blu Ray". Otras áreas prometedoras son los sensores, comunicaciones, impresoras y equipo médico [Piprek, 2007].

Además se puede agregar que, teniendo una elevada estabilidad térmica y química, pueden trabajar a temperaturas mayores que otros semiconductores, lo que podría ser aplicado en vehículos eléctricos híbridos. Se trabaja también en implementar transistores GaN en radares compactos para la detección y evasión de obstáculos, lo que tiene una útil aplicación en la industria automotriz y aeronáutica.

En el ámbito militar, se investiga su aplicación en transmisores de estaciones base, satélites de banda ancha, sistemas de distribución local multipunto, terminales de muy pequeña apertura en la banda *Ku-K* y radio digital [Umesh, 2002]. Algunas de todas estas aplicaciones se muestran en la figura 1.



Figura 1. Aplicaciones de transistores HEMT basados en tecnología GaN.

I.4 Objetivos de la tesis

El objetivo principal de la presente tesis es el modelado no-lineal de las capacitancias intrínsecas C_{gs} y C_{gd} , y de la fuente de corriente $I_{ds}(V_{ds}, V_{gs})$ para transistores HEMT basados en tecnología GaN. Se busca implementar el modelo desarrollado en el simulador ADS para su evaluación y validación. El trabajo de tesis fue dividido en tres etapas principales:

- Investigación de antecedentes y extracción de los elementos del transistor.
- Desarrollo del modelo de capacitancias y modelo de corriente. Obtención de cargas y corrientes de compuerta.
- Implementación del modelo en ADS por medio de la evaluación de los resultados obtenidos con el modelo.

En específico, se busca modelar las capacitancias intrínsecas variables del transistor como fuentes de la corriente no lineal, que fluye entre las terminales de dichas capacitancias.

I.5 Planteamiento del problema

La necesidad de desarrollar un modelo no-lineal es debido a que cuando un transistor de potencia basado en tecnología GaN llega a operar a fuertes voltajes de entrada, es decir, que está operando en compresión, empiezan a presentarse grandes no linealidades en el mismo, las cuales afectan el desempeño total del transistor.

Los elementos que presentan mayores no linealidades son:

- La fuente de corriente I_{ds} .
- La capacitancia intrínseca de compuerta-fuente $C_{gs.}$
- La capacitancia intrínseca de compuerta-drenaje $C_{gd.}$

Cabe mencionar que estas dos capacitancias son dependientes de ambos voltajes de control V_{gs} y V_{ds} .



Figura 2. Curvas I-V del transistor GaN. Es en la región saturada donde se dice que el transistor presenta no linealidades.

En la figura 2 se puede ver el comportamiento de las curvas de Ids respecto a Vds; se observa que la corriente I_{ds} se satura cuando llega a un cierto valor de voltaje de entrada V_{ds} . La región localizada antes la línea (Θ) se denomina región óhmica y se denomina región saturada después de la línea (Θ). Los modelos desarrollados para la tecnología de GaN deben considerar características de corriente-voltaje (I-V) y de capacitancia-voltaje (C-V) del dispositivo para ser confiables, ya que las capacitancias intrínsecas C_{gs} y C_{gd} pueden tener efectos importantes que afecten el rendimiento del transistor, como:

- participar en la aparición de distorsiones de fase AM-PM (figura 3).
- provocar fenómenos como la asimetría en los productos de intermodulación de tercer orden IM₃ (figura 4).
- afectar la predicción de la eficiencia de potencia añadida (PAE) y la potencia de salida en la simulación.



Figura 3. Distorsiones de fase AM-PM.



Figura 4. Productos de intermodulación.

Se propone un nuevo modelo para predecir el comportamiento de las capacitancias intrínsecas C_{gs} y C_{gd} . Se trata de un modelo empírico basado en una serie de expresiones analíticas obtenidas a partir de datos medidos de transistores HEMT de nitruro de galio.

I.6 Organización de la tesis

Capítulo II.

Se describen los fundamentos teóricos de los transistores HEMT basados en nitruro de galio (GaN). Se menciona el funcionamiento básico de los transistores FET y características y aplicaciones de la tecnología GaN.

Capítulo III.

Se explican los métodos utilizados para llevar a cabo la extracción de los elementos extrínsecos e intrínsecos del transistor.

Capítulo IV.

Se presentan los modelos investigados para determinar las capacitancias intrínsecas en régimen no lineal. Se expone la información recopilada en la investigación del concepto y aplicación de la transcapacitancia. Se describen los métodos por los cuales se determinan las cargas y corrientes bajo la compuerta del transistor.

Capítulo V.

Se describen los modelos investigados e implementados para la determinación de la fuente de corriente I_{ds} . Se comparan los resultados obtenidos con ambos modelos.

Capítulo VI.

Se presenta el modelo propuesto de capacitancias intrínsecas con especificaciones para la determinación de sus coeficientes. Se valida el modelo por medio de la exposición de los resultados obtenidos de aplicar el modelo a datos medidos de diferentes transistores.

Capítulo VII.

Se enuncian las conclusiones generales de la tesis y sus aportaciones a la investigación sobre la tecnología GaN. Se proponen investigaciones para continuar con este tema de tesis.

Capítulo II

Dispositivos HEMT basados en AlGaN/GaN

II.1 Introducción

Como ya se ha mencionado en el capítulo anterior, el nitruro de galio (GaN) ha recibido una considerable atención como un semiconductor de banda ancha prometedor para aplicaciones de potencia. Este material tiene propiedades similares al semiconductor del grupo III-V, GaAs, pero cuenta con una mayor banda de energía prohibida y con mayor movilidad electrónica y velocidad de saturación.

El transistor FET basado en GaN usado actualmente, es una estructura HEMT; usualmente con nitruro de alumnio (AlN) usado como barrera y nitruro de galio (GaN) como el canal conductor. Muy altas densidades de potencia han sido alcanzadas por los transistores HEMT basados en GaN, alrededor de 10 *W/mm*, significativamente más alto que aquellos transistores de potencia basados en GaAs o LDMOS, los cuales están alrededor de 1 *W/mm*.

Varias compañías de semiconductores han anunciado tener disponibilidad comercial de transistores de potencia basados en GaN, dirigidos a aplicaciones de comunicaciones celulares y estaciones base WiMAX [Aaen, 2007]. En este capítulo se describe el funcionamiento de los transistores HEMT basados en GaN, así como las características físicas de este semiconductor.

II.2 Transistores de efecto de campo FET

Los transistores de efecto de campo (Field Effect Transistor: FET) son dispositivos de estado sólido en los que un campo eléctrico aplicado controla el movimiento de los portadores mayoritarios en un canal de conducción.

Un transistor FET típico está formado por una barra de material semiconductor, llamada canal. En los extremos del canal se sitúan conexiones óhmicas llamadas respectivamente drenador (Drain) y fuente (Source), más otra conexión llamada compuerta (Gate) tal como se muestra en la figura 5.



Figura 5. Ejemplo de la estructura de un transistor FET de tipo HEMT de AlGaAs/GaS.

Por tanto, los transistores FET son dispositivos de tres terminales en los que la magnitud de la corriente que fluye entre los contactos óhmicos de fuente y drenador es controlada desde el tercer contacto, la barrera Schottky de la compuerta. Existen transistores de FET de dos tipos: canal n y canal p, dependiendo de su esquema interno y de si la aplicación de una tensión positiva en la compuerta pone al transistor en estado de conducción o no conducción, respectivamente [Aaen, 2007].



Figura 6. Transistores de efecto de campo de: (a) canal n, (b) canal p.

Como se puede ver en la figura 6, la diferencia en el símbolo de ambos tipos de transistores es el sentido de la flecha en la terminal de compuerta. En el transistor FET de canal n, el sentido es entrante; mientras que para el canal p, el sentido es saliente. El sentido de la flecha señala la dirección de circulación de la corriente en polarización directa. Respecto a su esquema interno, el transistor tipo n (figura 7a) está formado por una pastilla de semiconductor tipo n en cuyos extremos se sitúan dos conexiones de salida (drenador y fuente) flanqueada por dos regiones con dopaje de tipo p en las que se conectan dos terminales conectados entre sí (compuerta); para el transistor tipo p, la composición es la contraria (figura 7b).



Figura 7. Transistor: (a) Canal *n*, (b) Canal *p*.

La estructura básica de un MESFET (figura 8) está formada por:

- Una capa no dopada del material, el cual actúa como substrato semiaislante, ya que su conductividad es muy baja. Su función es aislar el dispositivo de otros elementos en la oblea y mantener valores bajos en las capacitancias parásitas.
- Una capa dopada del material tipo n, que funciona como canal de conducción.
 A esta capa se le denomina capa activa, ya que durante la operación del transistor, en esta capa aparece una zona que carece de carga llamada zona de deserción.
- Una capa no dopada es crecida entre el substrato y la capa activa para minimizar la aparición de defectos o impurezas en el canal.
- Una capa fuertemente dopada de material tipo n^+ situada a los extremos del canal tipo n. Su función es minimizar el valor de las resistencias parásitas.
- Dos contactos óhmicos, uno situado entre la fuente y el material n⁺, y otro situado entre el drenador y el material n⁺.
- La barrera Schottky, la cual físicamente está representada por la compuerta y está situada sobre el material tipo *n* [Sánchez, 2006].



Figura 8. Estructura básica de un transistor MESFET.

El flujo de corriente ocurre entre los contactos óhmicos del drenador y la fuente, situados a ambos lados de la metalización de compuerta y siendo paralelos a ésta. La compuerta está separada del substrato subyacente por medio de un aislante delgado. Al aplicar un voltaje en la metalización de la compuerta, ésta controla el flujo de carga entre la fuente y el drenador. La corriente total en el canal se debe únicamente a portadores mayoritarios, que en este caso son electrones (canal tipo n).

Al conectar la fuente a tierra y aplicar un potencial negativo a la compuerta (V_{gs}) , la zona de deserción aumenta. Esta zona crece conforme aumenta el potencial negativo en la compuerta, hasta que el canal *n* (material dopado tipo *n*) se cierre por completo. Al voltaje negativo con el cual el canal se cierra se le llama voltaje de oclusión V_T .

Al aplicar una tensión positiva entre el drenador y la fuente (V_{ds}) , los electrones fluirán desde la fuente al drenador, controlando la apertura del canal. Se pueden amplificar pequeños voltajes aplicados en la compuerta por medio de circuitería externa conectada a la fuente y el drenador. Como se puede ver en la figura 9, la zona de deserción no es simétrica. Esto se debe a diferencias de potencial entre la fuente, drenador y compuerta.



Figura 9. Formación de la zona de deserción debido a polarización externa aplicada al transistor.

De esta manera, el voltaje de entrada controla la corriente de salida; esto es también conocido como la transconductancia del dispositivo:

$$I_{drain} \otimes V_{gate} = g_m V_{gate} \tag{1}$$

Donde el parámetro g_m es la transconductancia, la cual representa la ganancia del dispositivo o la medida de la eficiencia de la compuerta al modular la carga [Aaen, 2007]. Este parámetro puede ser aplicado para determinar la corriente de drenador I_{ds} en dispositivos de efecto de campo, ya que está definido como:

$$g_m = \frac{\partial I_{ds}}{\partial V_{qs}} \tag{2}$$

II.3 Características físicas del material GaN

El material GaN posee propiedades electrónicas fundamentales que lo hacen un candidato ideal para la fabricación de dispositivos de microondas. Mientras que otros componentes semiconductores son crecidos con un sistema que mezcla cristal-zinc, los dispositivos de nitruro son crecidos con un sistema cristalino, o hexagonal compacto con base doble.

La estructura cristalina del semiconductor está formada por dos redes hexagonales superpuestas, de átomos de Ga y N separados verticalmente una distancia casi constante (figura 10). Esto estructura le proporciona propiedades únicas al material, como campos eléctricos particulares debido a polarización espontanea y piezoeléctrica.

El crecimiento epitaxial causa un gran número de defectos en los dispositivos de nitruro, con una densidad de dislocaciones que son más de cinco veces mayores que en otros dispositivos semiconductores. El sorprendentemente bajo impacto de estos defectos en el comportamiento de emisores de luz basados en GaN no es todavía completamente entendido [Piprek, 2007].



Figura 10. Estructura cristalina formada por dos redes hexagonales superpuestas de átomos de Ga y N.

La conductividad térmica de los dispositivos basados en GaN es tres veces más alta que para dispositivos basados en GaAs. La evolución paralela de la calidad de los materiales y las técnicas de crecimiento epitaxial han permitido obtener mayor movilidad y densidad de carga.

Debido a su amplia banda prohibida (E_g =3.4 eV), los dispositivos basados en GaN tienen un campo de ruptura crítico (E_{br} =4 MV/cm) muy alto, por encima de de los 2 MV/cm. Como resultado, los dispositivos basados en GaN pueden ser polarizados a altos voltajes de drenaje, ya que su voltaje de ruptura ($V_{breakdown}$) es mayor a 50 V.

Los dispositivos basados en GaN también pueden ser operados a altas temperaturas, entre 300-700 °C debido a la alta conductividad térmica (K= 4.5 W/cm·K) del substrato de SiC. Poseen una alta velocidad de saturación (V_s alrededor de 2.1x10⁷ cm/s), lo cual les proporciona una alta densidad de corriente ($I_{max} \propto qn_s V_s$), donde q es la carga del electrón (1.6x10⁻¹⁹ C), n_s es la concentración electrónica del gas bidimensional en m⁻², y V_s es la velocidad de saturación electrónica [Brady, 2008].
En el caso de la heteroestructura AlGaN/GaN, se tiene una alta concentración electrónica ($n_s \approx 1 \times 10^3$ cm⁻²), la cual produce una alta corriente máxima I_{max} . Su alta movilidad electrónica (μ =1200-1500 cm²/V_s) es responsable de su baja resistencia de entrada (R_{on}), ya que la resistencia del canal está considerada alrededor de 1/($qn_s\mu E$) en campos eléctricos bajos. Todas estas características del material nos permiten obtener altas frecuencias de operación (f_T) y alta eficiencia de potencia agregada (PAE). En la figura 11 se ilustran las relaciones entre las características electrónicas mencionadas.



Figura 11. Propiedades electrónicas de la estructura HEMT de AlGaN/GaN.

Dos importante figuras de mérito son usualmente utilizadas para describir el impacto de los materiales sobre el comportamiento de dispositivos semiconductores. La primera es la figura de mérito de Johnson, la cual define el producto frecuenciapotencia del dispositivo. La segunda es la figura de mérito de Baliga, la cual define los parámetros del material para minimizar las perdidas por conducción en el dispositivo [Jarndal, 2006].

Las propiedades electrónicas del material GaN pueden ser comparadas con las de otros semiconductores. En la tabla II se muestran: la energía de la banda prohibida, la movilidad electrónica, la velocidad de saturación, el campo de ruptura crítico, la constante dieléctrica, la conductividad térmica y la figura de mérito de Johnson respecto a Si para dispositivos discretos de potencia $FMJ = (E_{br}V_s/2\pi)^2$ [Mishra, 2002].

	Eg	μ	V _s *1e7	Ebr	3	K	FMJ /
	(eV)	$(\mathrm{cm}^2/\mathrm{V_s})$	(cm/s)	(MV/cm)		(W/Kcm)	Si
Si	1.12	1300	1.0	0.3	11.4	1.5	1
GaAs	1.43	5000	2.0	0.4	13.1	0.54	3
Diamante	5.45	1900	2.7	5.6	5.5	20	2540
4H-SiC	3.26	700	2.0	2.0	10	4.5	178
GaN	3.42	1500	2.1	4	9.7	1.3	756
AIN	6.1	1100	1.8	11.7	8.4	2.5	4844

Tabla II. Propiedades básicas de los semiconductores utilizados en aplicaciones de potencia.

II.4 Estructura de HEMT de AlGaN/GaN

Los transistores HEMT fabricados en AlGaN/GaN son crecidos sobre un substrato de SiC utilizando tecnología MOCVD (Metal-Organic Chemical Vapour Deposition). El zafiro (Al₂O₃) y el SiC son los principales materiales usados como substrato para crecimientos de GaN, si bien los mejores dispositivos se han conseguido utilizando SiC, ya que su conductividad térmica es diez veces superior a la del zafiro.



Figura 12. Estructura de capas epitaxiales de un transistor HEMT de GaN.

El crecimiento epitaxial comienza con el depósito de dos capas de AlGaN sobre el substrato para reducir el número de dislocaciones en la capa de volumen (buffer) del GaN debidas a las discontinuidades entre las capas de GaN y SiC. Estas dislocaciones aumentan las trampas en la capa de buffer. Después se deposita la capa amortiguadora de GaN para bajar la concentración de portadores e incrementar la movilidad electrónica en las capas superiores no intencionalmente dopadas. Sigue la capa de AlGaN llamada spacer, cuya función es reducir las impurezas que deterioran la movilidad electrónica en el pozo cuántico. Encima del spacer, se crecen las capas de AlGaN por donde viajarán los electrones. Por último, se crece una capa superior de GaN para incrementar la efectividad de la barrera Schottky, lo que decrece las fugas de corriente en la compuerta (figura 12).

Los contactos óhmicos de fuente y drenador están formados por metalizaciones de Ti/Al/Ti/Au/WSiN con una morfología mejorada de bordes y superficie. Estas capas son depositadas por medio de evaporación por cañón de electrones. Se ha encontrado que los contactos óhmicos cubiertos por WSiN son estables en morfología y rendimiento eléctrico para temperaturas de hasta 400 °C por alrededor de 120 horas.

El contacto de compuerta está hecho de metalizaciones de Pt/Au y una longitud de compuerta L_G se forma usando litografía. Una película delgada de nitruro de silicio (SiN) es, finalmente depositada para reducir las trampas de superficie, inducidas por los problemas de dispersión de corriente que se observan en baja frecuencia cuando se miden las curvas I-V del transistor [Jarndal, 2006].

II.5 Operación básica del transistor HEMT de AlGaN/GaN

Al hablar de transistores FET se pueden identificar distintos tipos, entre ellos: MESFET (Metal Semiconductor Field Effect Transistor), son aquellos transistores basados en una unión metal-semiconductor; HEMT (High Electron Mobility Transistor), son aquellos transistores con una alta movilidad electrónica; JFET (Junction Field Effect Transistor), son aquellos transistores basados en una unión P-N para controlar los portadores. Dado que los transistores de alta movilidad electrónica HEMT han demostrado ser excelentes candidatos para la fabricación de dispositivos de microondas y amplificadores de potencia, en esta tesis nos concentramos en este tipo de transistores. En la figura 13 se observa la estructura simplificada del transistor HEMT.



Figura 13. Esquema simplificado de la estructura de un transistor HEMT.

Se ha adoptado a nivel mundial una estructura específica para fabricar transistores HEMT, la cual consiste en una película epitaxial de un material dopado (AlGaN) crecida sobre otra película del material no dopado (GaN). A este tipo de unión, de dos materiales semiconductores de ancho de banda prohibida diferentes, se le denomina heterounión. Para evaluar el funcionamiento del transistor, es necesario modelar la heterounión, lo cual se hace en dos etapas: estudio del gas de electrones cuando la heterounión está aislada y, análisis de las variaciones de la densidad de electrones en función de un potencial externo aplicado.

En la figura 14 se muestra el diagrama de bandas de energía para un potencial aplicado en la compuerta. El potencial $q\phi_b$ controla el gas bidimensional en el pozo cuántico, es decir, la carga que pasa bajo la compuerta y la concentración electrónica n_s . Al modificar el potencial sobre la compuerta, se modifica el campo eléctrico E y, por lo tanto, la pendiente de la banda Ec. Entre más potencial negativo se tiene en la compuerta, más disminuye el campo eléctrico [Reynoso, 2006].



Figura 14. Diagrama de bandas de energía de HEMT de GaN.

En el diagrama de bandas se puede ver que, debido a la heterounión, se forma un marcado hundimiento en el borde de las bandas de conducción en la interface de la heteroestructura AlGaN/GaN. La discontinuidad en la banda de conducción determina una transferencia de carga que modifica el potencial a lo largo de la estructura. Esto resulta en una alta concentración de portadores en la región más estrecha en la dirección drenador-fuente, la cual es conocida como pozo cuántico. Esta región es de forma casi triangular y es donde los electrones son confinados. La distribución de electrones en el pozo quántico es bidimensional, debido al pequeño espesor del pozo cuántico en comparación con el ancho y la longitud del canal. Por lo tanto, la densidad de carga es etiquetada como gas de electrones de dos dimensiones (2DEG) y cuantificada en términos de densidad de portadores n_s .

El material de banda prohibida más ancha es el que hace de barrera, mientras que en la interface del material de banda prohibida más angosta es donde se forma el pozo cuántico y en donde circularán los portadores, por lo que se le denomina canal. En los transistores HEMT de GaN, se ha observado que el pozo cuántico se forma en la interface AlGaN/GaN, incluso cuando no hay dopaje en la capa de AlGaN. También se ha observado que cuando la capa de AlGaN es intencionalmente dopada, la densidad de carga en el pozo cuántico no es proporcional a la cantidad de dopaje [Jarndal, 2006].

Esta característica de los nitruros simplifica el diseño de la estructura, ya que no es necesario hacer una modulación de dopaje como para otros dispositivos HEMT del grupo III-V. El origen de los electrones que forman el 2DEG en estructuras sin modulación de dopaje son los estados de superficie tipo donadores que actúan como fuente de electrones del 2DEG. Estos estados de superficie serían el origen no sólo del 2DEG, sino también de las cargas positivas que compensan la carga negativa inducida por la polarización en la superficie del AlGaN, por medio de la compuerta. Ya que una carga 2DEG típica en este tipo de dispositivos estaría alrededor de 1x10¹³ cm⁻², la densidad de donadores en la superficie debería ser análoga [Ibbeston, 2000].

II.6 Efectos de la polarización en transistores HEMT de AlGaN/GaN

Los efectos de la polarización en el transistor HEMT de AlGaN/GaN incluyen polarización espontánea y polarización piezoeléctrica. En la figura 15 se puede ver la estructura cristalina que forma el material GaN consistente en dos redes hexagonales superpuestas de átomos de Ga y N. La asimetría del tetraedro resultante de la unión de un átomo de Ga con cuatro de N confiere al material una polarización espontánea (P_s) a lo largo de la dirección (0001), esto provoca la aparición de un campo eléctrico intrínseco al material cuya dirección depende de la polarización del transistor [Feenstra, 2002].



Figura 15. Esquema de la configuración cristalina del GaN con polaridad Ga y polaridad N.

Este campo eléctrico existe porque la red cristalina carece de inversión de simetría y el enlace entre los dos átomos no es puramente covalente.

Esto resulta en un desplazamiento de la carga de electrones hacia un sólo átomo en el enlace. En la dirección a lo largo de la cual el cristal carece de inversión de simetría, la nube asimétrica de electrones resulta en una red de carga positiva localizada en una cara del cristal y una red de carga negativa localizada sobre la otra cara (figura 16).



Figura 16. Polarización espontánea en cristales AlGaN y GaN.

La polarización piezoeléctrica es la presencia de un campo de polarización resultante de la distorsión de la red cristalina. La diferencia de las constantes de red entre el GaN y el AlN provoca que, al crecer capas finas alternadas de GaN/AlGaN, la capa de AlGaN resultante crezca pseudomórficamente. Esta deformación provoca la aparición de un campo de polarización piezoeléctrico. Debido al gran valor de los coeficientes piezoeléctricos de esos materiales, esta deformación resulta en una lámina cargada en las dos caras de la capa de AlGaN (figura 17). El campo total de polarización en la capa de AlGaN depende de la orientación del cristal de GaN [Jarndal, 2006].



Figura 17. Polarización piezoeléctrica de la capa AlGaN.

Por lo tanto, se considera que estas estructuras siempre tienen polarización espontánea y piezoeléctrica, y en ausencia de campos externos, la polarización macroscópica total vendrá dada por la suma de ambas polarizaciones [Jarndal, 2006].

II.7 Características I-V de los transistores HEMT de AlGaN/GaN

El comportamiento I-V de estos dispositivos puede separarse en dos regiones en función del potencial aplicado entre drenador y fuente (V_{ds}). Para bajos voltajes se observa un comportamiento lineal, por lo que se dice que el transistor trabaja en región óhmica, hasta alcanzar un voltaje particular, en el cual I_{ds} se satura, por lo cual se le denomina voltaje de saturación V_s . Después de que alcanza este voltaje, empieza la región saturada, donde se observa que la corriente crece mucho más lento, hasta alcanzar el voltaje de ruptura V_{br} , donde el transistor deja de funcionar (figura 18).

Los parámetros característicos de estos dispositivos trabajando en DC son, la corriente máxima de saturación (I_{max}), la conductancia de salida (g_{ds}) y la transconductancia (g_m), los cuales conviene que sean lo más grandes posible. La corriente de saturación depende principalmente de la cantidad de portadores, la movilidad electrónica y la velocidad de saturación del material GaN.



Figura 18. Características I-V de un transistor HEMT. Se diferencian la región óhmica y región saturada por el comportamiento de la curva. Nótese que para valores de V_{gs} menores, la región saturada empieza antes de la línea indicativa.

El colapso de la corriente es atribuido al calentamiento del transistor debido a la alta disipación de potencia, la cual degrada la velocidad de saturación de los electrones y, por lo tanto, reduce la corriente.

El efecto de autocalentamiento tiene un impacto significativo sobre el rendimiento del dispositivo operando a bajas frecuencias donde la señal estimulante es suficiente como para calentar el dispositivo. Sin embargo, operando en altas frecuencias la temperatura interna del dispositivo no cambia claramente con la señal. Esta reducción de la corriente de drenador a bajas frecuencias de operación es llamada autocalentamiento inducido por la corriente de dispersión. Para reducir este efecto, se utilizan mediciones en régimen pulsado bajo diferentes condiciones de polarización.

II.8 Modelado de transistores FET

El modelado de transistores se puede clasificar bajo dos distintos criterios. Los modelos de aproximación física, los cuales se basan en parámetros físicos del semiconductor y de los parámetros geométricos del dispositivo y, los modelos de aproximación semi-empírica, que dependen de características medidas que describen el comportamiento del dispositivo.

II.8.1 Modelos físicos

En este tipo de modelado el comportamiento del dispositivo puede ser predicho a partir de datos físicos que describen al dispositivo, los cuales pueden incluir propiedades de transporte electrónico, características del material y geometría del dispositivo. La principal ventaja de este tipo de modelado es que describe la operación del dispositivo en términos de las propiedades eléctricas de los semiconductores utilizados en la fabricación del dispositivo. Cabe mencionar, que estos modelos son más aplicables para diseñadores de circuitos que tengan algún control sobre el proceso de fabricación.

La respuesta del dispositivo es obtenida resolviendo un conjunto de ecuaciones diferenciales no lineales acopladas que describen los campos internos del dispositivo y el transporte de carga eléctrica. Estas ecuaciones son complejas y normalmente requieren métodos numéricos para obtener la solución. En términos de eficiencia, esto requiere un mayor tiempo de procesamiento y mayor capacidad de memoria.

II.8.2 Modelos semi-empíricos.

Son modelos basados en datos medidos, dependen de observar la respuesta del dispositivo debida a una señal estimulante. Los modelos semi-empíricos pueden ser construidos usando ecuaciones analíticas para la descripción de características observadas de entrada-salida de un dispositivo. La principal ventaja de estos modelos son eficiencia computacional, simplicidad y habilidad para simular fuera del rango de los datos medidos.

Las principales desventajas son: confiabilidad limitada debido al uso de expresiones simplificadas, dependencia de la tecnología, dificultad en la extracción de los parámetros aproximados y ningún significado físico de los parámetros aproximados.

Recientemente, un nuevo tipo de modelo empírico se ha desarrollado, el cual utiliza redes neurales artificiales (artifical neural network, ANN). Los ANN son modelos de caja negra en los cuales no se asumen funciones analíticas particulares respecto al circuito eléctrico equivalente. Estos modelos "aprenden" las relaciones entre entrada y salida de los datos medidos, y los modelos pueden calcular eficientemente la salida para cualquier entrada. La ventaja de estos modelos es que pueden simular confiablemente a pesar de fuertes comportamientos no lineales del dispositivo. La desventaja es que el cálculo está limitado al rango en el cual estén medidos los datos [Jarndal, 2006].

El modelo de capacitancias intrínsecas presentado en esta tesis es un modelo empírico basado en datos medidos de diversos transistores HEMT basados en tecnología GaN, de diferentes anchos de compuerta. En cuanto a conocer el comportamiento de un transistor es necesario realizar el análisis del mismo en condiciones de amplificación, el cual se lleva a cabo obteniendo los modelos de pequeña y gran señal del transistor.

II.8.3 Modelos de pequeña señal

La necesidad de contar con un modelo lineal para analizar el funcionamiento de los transistores provocó el desarrollo de los modelos de pequeña señal. Los dispositivos semiconductores suelen tener un comportamiento no lineal en su relación corrientevoltaje. Cuando el transistor se encuentra sometido a pequeñas variaciones de tensiones y corrientes en sus terminales, este comportamiento no lineal puede ser visto como un comportamiento lineal. Partiendo de esta particularidad del transistor, podemos asumir un circuito equivalente compuesto por elementos pasivos que simulen el comportamiento del transistor.

La importancia de los modelos de pequeña señal en el análisis de circuitos activos de microondas radica en que constituyen el principal vínculo entre los parámetros S medidos y los procesos físicos que tienen lugar en el dispositivo. Al realizar el análisis de un dispositivo es necesario encontrar la topología adecuada que nos proporcione un mejor ajuste con los parámetros S en un amplio rango de frecuencias. Estos modelos suelen ser llamados también modelos de transconductancia [Golio, 1991].

II.8.4 Modelos de gran señal

Por otro lado, cuando el transistor es sometido a condiciones de operación que impliquen variaciones grandes de tensión en sus terminales, el comportamiento del dispositivo se vuelve no lineal y no es posible modelarlo por medio de elementos pasivos, por lo que la única forma de obtener información sobre el comportamiento no lineal del dispositivo es mediante el modelo de gran señal.

Los modelos de gran señal relacionan las propiedades no lineales del dispositivo con conjuntos de expresiones analíticas. En estos modelos, cada una de las propiedades no lineales del dispositivo se encuentra representada por uno o varios elementos del circuito eléctrico equivalente. Debido a que la respuesta dinámica del dispositivo puede ser predicha del comportamiento estático del dispositivo a diferentes condiciones de polarización, es posible obtener el modelo de gran señal a partir del modelo de pequeña señal analizándolo sobre un amplio rango de puntos de polarización (figura 19).



Figura 19. Estructura del método analítico.

La diferencia entre los distintos modelos de gran señal existentes radica en las expresiones empleadas para las relaciones de corriente-voltaje. Los modelos de gran señal pueden ser analizados en régimen cuasi-estático o en régimen no cuasi-estático.

II.8.4.1 Modelo cuasi-estático en gran señal.

La aproximación cuasi-estática consiste en la sustitución de una operación no lineal por una lineal que depende de la señal de entrada. El modelado cuasi-estático en gran señal está basado en la suposición de que los elementos intrínsecos del dispositivo son dependientes sólo del voltaje aplicado en las terminales del dispositivo. La ventaja que se obtiene de este planteamiento es la habilidad para definir relaciones que funcionen a bajas frecuencias (régimen cuasi-estático), a pesar de estar usando dispositivos con características de gran señal a altas frecuencias. La aproximación cuasi-estática nos permite la obtención de circuitos equivalentes para dispositivos de estado sólido usando elementos concentrados tanto lineales como no lineales.

II.8.4.2 Modelo no cuasi-estático en gran señal

La suposición cuasi-estática es una buena aproximación de primer orden en el modelado de dispositivos activos, pero no es válido para toda condición de operación. La aproximación no cuasi-estática admite que los elementos intrínsecos del dispositivo son dependientes de más variables que sólo las tensiones de entrada. Por tanto, el modelo no cuasi-estático tiene más consistencia, además de que puede reflejar la simetría del dispositivo, especialmente a bajos voltajes de drenaje. Los efectos de trampa y autocalentamiento inducidos por la dispersión de la corriente tienen una gran influencia en el rendimiento del dispositivo. Por tanto, para predecir estos efectos es necesario utilizar la implementación no cuasi-estática en gran señal para la fuente de corriente de drenaje I_{ds} .

Otro efecto que toma en cuenta la aproximación no cuasi-estática es el tiempo que tarda la carga del canal bajo la compuerta en responder a la señal estimulante a altas frecuencias. Esto resulta en una dependencia cuadrática de la frecuencia de Y_{11} medido a altas frecuencias. El retardo de tiempo inherente a este proceso también debe ser tomado en cuenta en el modelo de pequeña señal [Jarndal, 2006].

Capítulo III

Métodos de extracción de elementos extrínsecos e intrínsecos

III.1 Introducción

A lo largo de muchos años en la experimentación sobre transistores se han desarrollado diversos modelos del tipo circuito eléctrico equivalente. Los modelos del transistor ayudan a predecir y optimizar el comportamiento de estos dispositivos para cada aplicación en particular. En cada caso se utiliza el modelo que más se adecúe a la aplicación deseada. El modelo físico del transistor es muy importante en las fases iníciales de fabricación de la estructura del dispositivo pues determina la eficiencia futura del transistor. Cuando se modelan transistores para aplicaciones de microondas se trata al transistor como un dispositivo no lineal, en el que se considera que trabaja en una región lineal y en otra no-lineal.

III.2 Circuito eléctrico equivalente

Se puede modelar el transistor completo por medio de una representación llamada circuito eléctrico equivalente. Ya que los métodos de extracción de parámetros resultan dependientes de la topología del modelo, es crucial elegir una estructura de circuito eléctrico equivalente que pueda reflejar la física del dispositivo y que sea aplicable a métodos de extracción lo más simple posibles.

En la extracción de los elementos del circuito se utilizan los parámetros S del transistor medidos bajo distintas condiciones de polarización. A partir de estas medidas, se formulan una serie de expresiones matemáticas que nos permitan relacionar todos los elementos de circuito eléctrico equivalente con las mediciones efectuadas, de tal forma que todos los elementos tengan un significado físico del transistor.

El modelo de pequeña señal permite determinar los elementos del circuito eléctrico equivalente en un punto de polarización y describe el comportamiento del transistor en la región lineal. En este modelo se considera que todos los elementos son independientes de la polarización del transistor. En el proceso de extracción de los elementos del transistor es necesario calcular los valores de todos los elementos que conforman el circuito eléctrico equivalente (figura 20), que está formado por:

- Los elementos extrínsecos, llamados también parásitos, los cuales son independientes de los voltajes de polarización pero dependientes del empaquetado del transistor.
- Los elementos intrínsecos, los cuales son dependientes del voltaje aplicado en las terminales del transistor y de la tecnología de fabricación.



Figura 20. Circuito eléctrico equivalente del transistor.

Para poner a funcionar un dispositivo real es necesario el uso de redes de acoplamiento o circuitería externa conectados al transistor. De ahí se producen los elementos parásitos, los cuales tienden a degradar la eficiencia del transistor. La determinación de los elementos parásitos es muy importante para conseguir una caracterización correcta del dispositivo, ya que varios de los factores que determinan el comportamiento del transistor se ven afectados por ellos en gran medida. Por ejemplo, los elementos R_s y R_g degradan el factor de ruido y la ganancia de potencia, mientras que los elementos R_d y R_s aumentan la disipación en potencia. Las resistencias, inductancias y capacitancias parásitas representan a los alambres de conexión y las metalizaciones del transistor en chip, como se muestra en la figura 21.



Figura 21. Composición del transistor. Representación de cada uno de los elementos del circuito eléctrico equivalente en la física del dispositivo.

Existen varios métodos para la extracción de elementos parásitos en el transistor. Sin embargo, en el caso de los transistores HEMT de GaN los elementos parásitos son todavía más difíciles de extraer debido a la relación entre la resistencia de compuerta R_g y la inductancia de compuerta L_g . La dificultad radica en el hecho de que un valor muy alto de corriente es necesario para suprimir la resistencia diferencial de compuerta, lo que puede causar daños catastróficos e irreversibles a la compuerta.

El método de Dambrine [1998], por ejemplo, utiliza altos valores de corriente directa en la compuerta del transistor hasta que elimina la contribución de la resistencia diferencial de compuerta. Sin embargo, en los transistores GaN, los cuales tienen la característica de soportar altos voltajes de operación debido a su banda prohibida ancha, la contribución de la resistencia diferencial nunca desaparece, por lo que incrementando la corriente en la compuerta simplemente dañaremos el transistor.

III.3 Métodos de extracción de elementos extrínsecos

III.3.1 Método de Cold-FET

El método de extracción de parásitos más utilizado es el método de Cold-FET, el cual permite el cálculo de los elementos parásitos en una banda de baja frecuencia. Fue el primer método propuesto para determinar las resistencias e inductancias parásitas a partir de un conjunto de medidas de parámetros S con V_{ds} abierto. De acuerdo a Curtice y Camisa [1984], los parámetros S medidos con una polarización de 0 volts en el drenador pueden ser utilizados para la evaluación de los elementos parásitos debido a que el circuito equivalente es más simple. La figura 22 muestra la red RC distribuida que representa el canal de un FET bajo la compuerta con $V_{ds} = 0$ V, para cualquier V_{gs} positivo.



Figura 22. Red RC distribuida bajo la compuerta.

Polarizando al transistor en directo ($V_{gs} > V_T > 0$ V; $V_{ds} = 0$ V) los parámetros de impedancia pueden ser escritos como:

$$Z_{11} = \frac{R_{ch}}{3} + Z_{dy} , (3)$$

$$Z_{12} = Z_{21} = \frac{R_{ch}}{2} \quad , \tag{4}$$

$$Z_{22} = R_{ch} \quad , \tag{5}$$

donde R_{ch} es la resistencia del canal bajo la compuerta y Z_{dy} es la impedancia equivalente de la barrera Schottky, y está definida como:

$$Z_{dy} = \frac{R_{dy}}{1 + j * \omega C_y R_{dy}} \quad , \tag{6}$$

$$R_{dy} = \frac{nkT}{q*I_g} , \qquad (7)$$

donde *n* es el factor de idealidad, *k* es la constante de Boltzmann, *T* es la temperatura, I_g es la corriente de DC y C_y es la capacitancia de compuerta.

Conforme la corriente de compuerta se incrementa, provoca que R_{dy} decrezca y que C_y se incremente, siendo el comportamiento exponencial de R_{dy} contra V_{gs} el factor dominante; es por esto que, el término $(R_{dy}*C_{y}*\omega)$ tiende a cero para densidades de corriente de compuerta entre $(5 \times 10^7 - 10^8)$ A/m². En este caso se tiene que:

$$Z_{dy} \cong R_{dy} = \frac{nkT}{q * I_g} \quad . \tag{8}$$

Para estos valores de corriente de compuerta el efecto capacitivo de la compuerta desaparece y el parámetro Z_{11} se puede enunciar como sigue:

$$Z_{11} = \frac{R_{ch}}{3} + \frac{nkT}{q*I_g} \ . \tag{9}$$

Se considera que la influencia de las capacitancias parásitas es despreciable y que los parámetros Z extrínsecos son simplemente determinados por la adición de las resistencias parásitas R_s , R_g , R_d y las inductancias L_g , L_s , L_d para los parámetros Z intrínsecos. Es decir, que los parámetros Z se reescriben de la siguiente forma:

$$Z_{11} = R_s + R_g + \frac{R_{ch}}{3} + \frac{nkT}{q*I_g} + j * \omega(L_s + L_g) , \qquad (10)$$

$$Z_{12} = Z_{21} = R_s + \frac{R_{ch}}{2} + j * \omega L_s , \qquad (11)$$

$$Z_{22} = R_s + (2 * R_d) + j * \omega(L_s + L_g) .$$
⁽¹²⁾

Las expresiones anteriores muestran que la parte imaginaria de los parámetros Z incrementan linealmente contra la frecuencia mientras que la parte real es independiente de la frecuencia. Como consecuencia las inductancias parásitas se pueden determinar de las partes imaginarias de los parámetros Z: L_s de Im(Z_{12}), L_g de Im(Z_{11}) y L_d de Im(Z_{22}) y, las resistencias parásitas se pueden determinar de las partes reales de los parámetros Z: R_s de Re(Z_{12}) y R_d de Re(Z_{22}). La gráfica 23 representa la parte real de los parámetros Z del transistor utilizados para calcular las resistencias parásitas.



Figura 23. Parte real de parámetros Z de un transistor GaN de W_G =300 µm.

En la figura 24 se muestran las curvas de la parte imaginaria de los parámetros Z calculados a partir de los parámetros S medidos.



Figura 24. Parte imaginaria de parámetros Z de un transistor GaN de W_G=300 µm.

El método de Cold-FET demuestra que los elementos parásitos en serie R_s , R_g , R_d , L_s , L_g y L_d pueden ser obtenidos de la interpretación de las mediciones de los parámetros Z bajo condiciones de polarización de cero en el drenador y condiciones de voltaje de polarización directo en la compuerta.

Sin embargo, este método no puede aplicarse a dispositivos con una alta resistencia diferencial de compuerta. En el caso de transistores GaN, su diodo Schottky tiene un fuerte comportamiento capacitivo, por lo cual la resistencia diferencial no desaparece ni siquiera aplicando una fuerte corriente de DC en directo a la compuerta. Por esta razón en particular, para la determinación de los elementos extrínsecos me basé en el método propuesto por Zarate de Landa [2007], el cual propone una solución viable para calcular R_g y L_g en transistores de alta potencia.

III.3.2 Método de Zarate.

Este método [Zarate de Landa, 2007] para extraer los elementos parásitos de transistores HEMTs está orientado a transistores de AlGaN/GaN en oblea. Mientras que los métodos clásicos para extraer R_g y L_g requieren un conjunto de parámetros S medidos bajo diferentes corrientes de DC de alto valor aplicado en la compuerta del transistor, el método de Zarate [2007] sólo requiere una medición de parámetros S polarizando el transistor con una baja corriente aplicada en la compuerta y drenador flotante.

La principal ventaja de este método sobre otros propuestos, es que no requiere el previo conocimiento de las capacitancias extrínsecas. Los elementos parásitos son obtenidos a partir de dos mediciones: en directo y en inverso, como se explicara a continuación.

III.3.2.1 Medición en directa

Las resistencias e inductancias extrínsecas son determinadas de los parámetros Z obtenidos de los parámetros S medidos con baja polarización de compuerta $(V_{gs} < V_{bi} < 0)$ y el drenador flotante, a esto se le llama polarización directa (figura 25).



Figura 25. Circuito eléctrico equivalente en pequeña señal de transistor HEMT de GaN bajo polarización directa.

Los parámetros Z de la red de la figura anterior se expresan como sigue:

$$Z_{11} = R_g^* + R_s^* + \frac{R_o}{1 + \omega^2 R_o^2 C_o^2} + j\omega \left[L_g + L_s - \frac{C_o R_o^2}{1 + \omega^2 R_o^2 C_o^2} \right] ,$$
(13)

$$Z_{12} = Z_{21} = R_s^* + j\omega[L_s] , \qquad (14)$$

$$Z_{22} = R_d^* + R_s^* + j\omega[L_d + L_s] , \qquad (15)$$

donde R_0 y C_0 son la resistencia y capacitancia del diodo y R_{ch} es la resistencia del canal.

$$R_g^* = R_g - \frac{R_{ch}}{6} , (16)$$

$$R_s^* = R_s + \frac{R_{ch}}{2} , (17)$$

$$R_d^* = R_d + \frac{R_{ch}}{2} . (18)$$

Usando la parte imaginaria de los anteriores parámetros Z podemos calcular directamente las inductancias parásitas del transistor. Específicamente, L_s a partir de la parte imaginaria de Z_{12} y L_d a partir de la parte imaginaria de Z_{22} .

$$L_s = \frac{Im(Z_{12})}{\omega} , \qquad (19)$$

$$L_d = \frac{Im(Z_{22}) - Im(Z_{12})}{\omega} .$$
 (20)

La inductancia L_g puede ser determinada de la parte imaginaria de Z_{11} , la cual se expresa como sigue:

$$Im(Z_{11}) = \omega L - \frac{1}{\omega C_0} \left[\frac{\frac{1}{\omega_0^2}}{\frac{1}{\omega^2} + \frac{1}{\omega_0^2}} \right] , \qquad (21)$$

donde $L = L_g + L_s$ y $\omega_0 = \frac{1}{R_0 \omega_0}$. A frecuencias más altas que la frecuencia de resonancia $\frac{1}{\omega^2} \ll \frac{1}{\omega_0^2}$, $Im(Z_{11})$ se convierte en:

$$\omega * Im(Z_{11}) = \omega^2 L - \frac{1}{c_0} .$$
 (22)

Para el cálculo de L_g es necesario observar la dependencia lineal de la parte imaginaria de Z_{11} ($\omega Im(Z_{11})$) con respecto a ω^2 que se observa a altas frecuencias. Usando una regresión lineal se pueden calcular L y C_0 . Teniendo estos valores se puede calcular R_0 y por consiguiente, determinar R_g a partir de la figura 26.



Figura 26. Dependencia de C_0 respecto a ω^2

La curva (\mathbf{x}) es el comportamiento de Z_{11} versus ω , la línea continua es una aproximación que superponemos a la curva para obtener la pendiente de la curva.

El proceso se desarrolla como sigue:

$$y = mx + b \quad , \tag{23}$$

$$m = L = L_g + L_s , \qquad (24)$$

$$C_o = -\frac{1}{b} . (25)$$

Los resultados experimentales indican que al polarizar la compuerta con una baja corriente directa provoca que Z_{11} presente una resonancia, lo que significa que hay una frecuencia a la cual la parte imaginaria de Z_{11} se suprime.

Este valor de frecuencia puede ser usado para determinar el producto (L^*C_0) de la siguiente ecuación:

$$L * C_0 = \frac{1}{\omega_x^2},$$
 (26)

con la capacitancia de diodo obtenida podemos calcular la resistencia de diodo:

$$R_{o} = \sqrt{\frac{\omega L - Im(Z_{11})}{\omega C_{o} - [\omega L - Im(Z_{11})]\omega^{2}C_{o}^{2}}} , \qquad (27)$$

y despejamos L_g de la ecuación de la pendiente:

$$L_g = L - L_s \ . \tag{28}$$

Para calcular las resistencias parásitas utilizaremos la parte real de los parámetros Z del circuito mostrados en la figura 23. Despreciando el valor de la resistencia de canal R_{ch} , R_s se puede calcular fácilmente partiendo de la parte real de Z_{12} y R_d la calculamos directamente de la parte real de Z_{12} y Z_{22} :

$$R_s = Re(Z_{12}), \qquad (29)$$

$$R_d = Re(Z_{22}) - Re(Z_{12}) . (30)$$

Como ya hemos obtenido la capacitancia y resistencia de diodo, podemos finalmente calcular R_g :

$$R_g = Re(Z_{11}) - R_s - \frac{1}{C_0 R_0} .$$
(31)

III.3.2.2 Medición en inversa

Las capacitancias extrínsecas son determinadas a partir de los parámetros Y obtenidos de los parámetros S medidos con fuente y drenaje a tierra ($V_{ds}=0$ V) y voltaje de compuerta más bajo que el voltaje de oclusión ($V_{gs} << V_T$), donde V_T es el voltaje de oclusión del transistor. Para simplificar el cálculo de los parámetros Y, bajo estas condiciones de polarización, se transforma el circuito eléctrico equivalente del transistor bajo estas condiciones de polarización de una topología π (figura 27) a una topología T (figura 28).



Figura 27. Topología π del circuito eléctrico equivalente del transistor.



Figura 28. Topología T del circuito eléctrico equivalente del transistor.

Ya que los electrodos de drenaje y fuente tienen el mismo potencial, la región de deserción bajo la compuerta debería ser uniforme y simétrica.

De acuerdo con esta hipótesis dos modelos han sido desarrollados para calcular las capacitancias C_{pd} y C_{pg} . Se ha demostrado que, bajo las condiciones de polarización antes mencionadas, la región de deserción bajo la compuerta puede ser modelada usando una red T. Si la influencia de las resistencias e inductancias parásitas sobre la parte imaginaria de los parámetros Y es despreciable, entonces C_{pd} y C_{pg} pueden ser calculadas como sigue:

$$C_{pg} = \frac{Im(Y_{11})}{\omega} + \frac{C_o^2}{C_0 + 2C_b} - C_0 \quad , \tag{32}$$

$$C_{pd} = \frac{Im(Y_{22})}{\omega} + \frac{C_b^2}{C_0 + 2C_b} - C_b \quad , \tag{33}$$

$$C_b = \frac{-C_0 * Im(Y_{12})}{\omega C_0 + 2Im(Y_{12})} .$$
(34)

El método calcula también C_b y toma en cuenta el efecto de la capacitancia del diodo Schottky C_0 [Zarate-de Landa, 2007].

III.3.3 Modelo de Dambrine para cálculo de capacitancias extrínsecas

En cuanto al cálculo de capacitancias extrínsecas, también se menciona el método de Dambrine [1998], el cual parte de la misma suposición de la uniformidad de la zona de deserción que Zarate [2007]. Sin embargo, representa esta zona como dos capacitores localizados a ambos lados de la compuerta, como se muestra en la siguiente topología:



Figura 29. Topología π utilizada por Dambrine.

Como Dambrine [1998] no toma en cuenta la influencia de C_0 , las capacitancias parásitas sólo dependen de la parte imaginaria de los parámetros Y calculados a partir de datos medidos, es decir, parámetros S en un determinado punto de polarización. Plantea que la influencia de las inductancias y resistencias parásitas sobre la parte imaginaria de los parámetros Y es despreciable por debajo de 10 GHz, por lo que se pueden calcular las capacitancias extrínsecas directamente de la parte imaginaria de los parámetros Y [Dambrine, 1998].

$$C_{pg} = \frac{Im(Y_{11}) + Im(Y_{12})}{\omega} , \qquad (35)$$

$$C_{pd} = \frac{Im(Y_{22}) + Im(Y_{12})}{\omega} , \qquad (36)$$

$$C_b = -\frac{Im(Y_{12})}{\omega} . \tag{37}$$

III.4 Métodos de extracción de elementos intrínsecos

III.4.1 Introducción

Los métodos más confiables para examinar un FET a altas frecuencias involucran mediciones de parámetros S a polarizaciones fijas. Una vez que hemos determinado los valores de los elementos parásitos del transistor es posible realizar el proceso de de-embeding, que será mencionado en este capítulo, para desplazarse hacia los puntos extremos del transistor intrínseco y calcular el valor de los elementos intrínsecos.

El cálculo de los elementos intrínsecos del transistor se realizó utilizando dos métodos distintos: el método de Berroth y Bosch [1990], y el método alternativo de Estrada [2009]. Se realizó el proceso de extracción detallado a continuación. Al final, los valores de los elementos calculados variaron poco de un método a otro, como será demostrado en el apartado de resultados.

III.4.2 Proceso de de-embeding

Una vez que los elementos parásitos son extraídos, es necesario realizar un proceso de de-embeding de los parámetros S medidos con la intención de determinar los elementos intrínsecos. La validez del proceso de de-embeding para extraer los parámetros extrínsecos del transistor fue probada llevando a cabo diversas mediciones. Los pasos que se siguen en el proceso de de-embeding son como siguen:

Se tienen los parámetros S medidos del transistor representados por una matriz y un circuito eléctrico equivalente como sigue:



Figura 30. Matriz S con elementos parásitos agregados.

 Los parámetros S medidos del transistor se convierten a parámetros Z con el fin de sustraer las inductancias parásitas.



Figura 31. Matriz Z con elementos parásitos agregados.

Se restan las inductancias extrínsecas L_g y L_d (elementos en serie) que afectan a los parámetros Z₁₁ y Z₂₂ y los parámetros Z se convierten a parámetros Y.



Figura 32. Matriz Z sin inductancias L_g y L_d .

Se eliminan las capacitancias extrínsecas C_{pg} y C_{pd} (elementos en paralelo) que afectan a los parámetros Y₁₁ y Y₂₂ y los parámetros Y resultantes se convierten a parámetros Z.



Figura 33. Matriz Y sin capacitancias C_{pg} y $C_{pd.}$

Se restan R_s, R_d, R_g y L_s (elementos en serie) que afectan directamente a los cuatro parámetros Z y seguidamente, los parámetros Z resultantes se convierten a parámetros Y para obtener la matriz Y deseada del transistor intrínseco.



Figura 34. Matriz Z a Matriz Y.

III.4.3 Método de Berroth y Bosch

El método de Berroth y Bosch [1990] está pensado para determinar los elementos del circuito eléctrico equivalente en pequeña señal para transistores de efecto de campo. Está basado sobre la solución analítica de las ecuaciones para los parámetros Y del dispositivo intrínseco y permite directamente la determinación de los elementos del circuito para una frecuencia específica o el promedio sobre un rango de frecuencias.

La validez del método puede ser verificada mostrando la independencia en frecuencia de cada elemento. Se habían presentado métodos que mostraban un excelente ajuste en frecuencias por debajo de 5 GHz, pero con importantes errores a altas frecuencias. Sin embargo, por medio de este método cualquier intervalo de frecuencia de interés puede ser usado para promediar los valores determinados analíticamente de los elementos de pequeña señal.

El método está basado en un modelo del circuito eléctrico equivalente del transistor intrínseco que incluye una resistencia de compuerta-drenador r_{gd} al modelo tradicional presentado por Dambrine [1998], para tratar de cumplir la condición de simetría del transistor (figura 35).



Figura 35. Circuito equivalente de pequeña señal del transistor FET.

Dado que el dispositivo intrínseco presenta una topología de tipo π resulta conveniente utilizar los parámetros de admitancia para extraer el valor de los elementos del transistor intrínseco. Por tanto para realizar la extracción el método está basado en los parámetros Y del transistor intrínseco definidos como se muestra a continuación:

$$Y_{11} = \omega^2 * \left(\frac{R_i C_{gs}^2}{1 + \omega^2 C_{gs}^2 R_i^2} + \frac{r_{gd} C_{gd}^2}{1 + \omega^2 C_{gd}^2 r_{gd}^2} \right) + j\omega * \left(\frac{C_{gs}}{1 + \omega^2 C_{gs}^2 R_i^2} + \frac{C_{gd}}{1 + \omega^2 C_{gd}^2 r_{gd}^2} \right)$$
(38)

$$Y_{12} = -\frac{\omega^2 r_{gd} C_{gd}^2}{1 + \omega^2 C_{gd}^2 r_{gd}^2} - j\omega * \frac{C_{gd}}{1 + \omega^2 C_{gd}^2 r_{gd}^2} , \qquad (39)$$

$$Y_{21} = \frac{g_m e^{-j\omega\tau}}{1+\omega^2 C_{gs}^2 R_i^2} - \frac{\omega^2 r_{gd} C_{gd}^2}{1+\omega^2 C_{gd}^2 r_{gd}^2} - j\omega * \left(\frac{g_m C_{gs} R_i}{1+\omega^2 C_{gs}^2 R_i^2} + \frac{C_{gd}}{1+\omega^2 C_{gd}^2 r_{gd}^2}\right) \qquad , \tag{40}$$

$$Y_{22} = g_{ds} + \frac{\omega^2 r_{gd} C_{gd}^2}{1 + \omega^2 C_{gd}^2 r_{gd}^2} + j\omega * \left(C_{ds} + \frac{C_{gd}}{1 + \omega^2 C_{gd}^2 r_{gd}^2}\right) .$$
(41)

A partir de estos parámetros se puede proceder al cálculo analítico de los valores de los elementos intrínsecos del transistor:

$$C_{gs} = \frac{[Im(Y_{11}) + Im(Y_{12})]^2 + [Re(Y_{11}) + Re(Y_{12})]^2}{\omega * [Im(Y_{11}) + Im(Y_{12})]} , \qquad (42)$$

$$C_{gd} = -\frac{Im(Y_{12})}{\omega} * \left[1 + \frac{Re(Y_{12})^2}{Im(Y_{12})^2}\right],$$
(43)

$$C_{ds} = \frac{Im(Y_{22}) + Im(Y_{12})}{\omega} , \qquad (44)$$

$$r_{gd} = -\frac{Re(Y_{12})}{Im(Y_{12})^2 + Re(Y_{12})^2} , \qquad (45)$$

$$R_{i} = \frac{Re(Y_{11}) + Re(Y_{12})}{[Im(Y_{11}) + Im(Y_{12})]^{2} + [Re(Y_{11}) + Re(Y_{12})]^{2}},$$
(46)

$$g_{ds} = Re(Y_{22}) + Re(Y_{12}) , \qquad (47)$$

$$g_m = \sqrt{\left(1 + w^2 R_i^2 C_{gs}^2\right) * \left\{ [Re(Y_{21}) + Re(Y_{12})]^2 + [Im(Y_{21}) - Im(Y_{12})]^2 \right\}},$$
(48)

$$\tau = -\frac{1}{\omega} * \arctan\left[\frac{Y + (wXR_iC_{gs})}{X - (wYR_iC_{gs})}\right],\tag{49}$$

donde:

$$X = Re(Y_{21}) - Re(Y_{12}) , (50)$$

$$Y = Im(Y_{21}) - Im(Y_{12}) . (51)$$

Estas ecuaciones son válidas para cualquier rango de frecuencia y voltajes de drenador mayores a 0 V. En este método una condición necesaria es que los elementos intrínsecos deben ser constantes e independientes de la frecuencia. Por lo tanto, se debe acotar el rango de frecuencia en el que se calcula el valor de cada elemento para cumplir está condición. Es decir, se elige la parte más plana de la curva de comportamiento de cada elemento intrínseco.

Muchos valores constantes son obtenidos en el rango de 1-25 GHz, lo que demuestra que el método es útil para rangos de frecuencia mayores a 5 GHz. El comportamiento errático en las curvas de cada elemento por debajo de 1 GHz es debido a errores en las mediciones de inductancias extremadamente bajas en estas frecuencias.

III.4.4 Método alternativo de Estrada

Ya hemos visto el método de Berroth [1990] que consiste en encontrar expresiones analíticas dependientes de los parámetros Y, para cada elemento intrínseco del transistor. El método alternativo de Estrada [2009] propone otra forma para determinar los elementos intrínsecos del circuito eléctrico equivalente del transistor, para transistores basados en tecnología GaN.

El concepto principal del método reside en que conociendo R_i y C_{gs} , y sabiendo que g_m y τ dependen de estos parámetros, y considerando el mismo circuito eléctrico equivalente del transistor, se puede proponer una nueva forma de calcular los elementos R_i , C_{gs} y C_{gd} . Este es el motivo por el cual en el método se plantea encontrar una nueva variable τ_{gs} , donde ésta resulta del producto de R_iC_{gs} , a partir de los puntos extremos (máximos o mínimos) de los parámetros Y. Solo es necesario obtener un único valor para determinar R_i de una manera directa, sin necesidad de considerar el rango en frecuencia en donde el valor de R_i es independiente de la frecuencia como ocurre con el método propuesto por Berroth [1990]. Los valores de C_{gs} y C_{gd} se obtienen a partir de una derivada, la cual tiene un comportamiento independiente de la frecuencia. Los elementos C_{ds} y g_{ds} se obtienen de la misma forma que propone Berroth [1990]. Una vez que los hemos calculado, se parte de las ecuaciones de los parámetros Y dadas antes por Berroth [1990] y dentro de los mismos rangos de frecuencia que se eligieron, se definen dos nuevos parámetros μ y ν de los cuales se podrán calcular los valores de R_i y C_{gs} . Se define μ como la suma de las partes reales de Y_{11} y Y_{12} , y ν como la suma de las partes imaginarias de Y_{11} y Y_{12} .

$$\mu = Re(Y_{11}) + Re(Y_{12}) = \frac{1}{R_i} * \frac{\omega^2 R_i^2 C_{gs}^2}{1 + \omega^2 R_i^2 C_{gs}^2} , \qquad (52)$$

$$\nu = Im(Y_{11}) + Im(Y_{12}) = \frac{1}{R_i} * \frac{\omega R_i C_{gs}}{1 + \omega R_i^2 C_{gs}^2} , \qquad (53)$$

y la nueva variable τ_{gs} se define como:

$$\tau_{gs} = \frac{1}{\omega_{gs}} = R_i C_{gs} \quad , \tag{54}$$

entonces, los parámetros μ y v se pueden escribir de la siguiente manera:

$$\mu = \frac{1}{R_i} * \frac{\omega^2 \tau_{gs}^2}{1 + \omega^2 \tau_{gs}^2} , \qquad (55)$$

$$\nu = \frac{1}{R_i} * \frac{\omega \tau_{gs}}{1 + \omega^2 \tau_{gs}^2} , \qquad (56)$$

y dividiendo $\frac{\mu}{v}$ se tiene que:

$$\frac{\mu}{v} = \omega R_i C_{gs} = \omega * \tau_{gs} .$$
⁽⁵⁷⁾

En general, podemos plantear que, cuando $\frac{\mu}{v} = 1$, es decir que $\mu = v$, se pueden considerar μ y v en función de ω :

$$\omega = \omega_{gs} = \frac{1}{\tau_{gs}} , \qquad (58)$$

derivando *v* se tiene que:

$$\frac{d\nu}{d\omega} = C_{gs} * \frac{1 - \omega^2 R_i^2 C_{gs}^2}{\left(1 + \omega^2 R_i^2 C_{gs}^2\right)^2} = C_{gs} * \frac{1 - \omega^2 \tau_{gs}^2}{\left(1 + \omega^2 \tau_{gs}^2\right)^2} .$$
(59)

Como se puede observar cuando $\omega \tau_{gs} \ll 1$, el valor de C_{gs} se puede obtener directamente de la derivada y además de que *v* presenta aquí un valor extremo, en este caso un máximo. El valor extremo se calcula como:

$$\frac{dv}{d\omega} = 0 , \qquad (60)$$

de aquí se puede colegir que $\omega * \tau_{gs} = 1$ en este valor extremo, y considerando que esto ocurre cuando $\omega = \omega_{gs}$:

$$\tau_{gs} = \frac{1}{\omega_{gs}} , \qquad (61)$$

y, con el valor calculado de C_{gs} se procede a calcular R_i de acuerdo al siguiente despeje:

$$\frac{\mu}{v} = \omega * \tau_{gs} , \qquad (62)$$

$$\tau_{gs} = \frac{\frac{\mu}{v}}{\omega} , \qquad (63)$$

$$R_i = \frac{\tau_{gs}}{c_{gs}} = \frac{1}{\omega_{gs} * c_{gs}}$$
 (64)

Una vez calculados los valores de C_{gs} y R_i para todo el rango de frecuencia, se observa también que el comportamiento de ambos parámetros presenta zonas planas, que son más estables que en el método de Berroth [1990]. A continuación, utilizando la parte real e imaginaria de Y_{12} y definiendo dos nuevos parámetros x_1 e y_1 , donde el primero es la parte real de Y_{12} y el segundo es la parte imaginaria de Y_{12} .

$$x_1 = -\frac{1}{r_{gd}} * \frac{\omega^2 C_{gd}^2 r_{gd}^2}{1 + \omega^2 C_{gd}^2 r_{gd}^2} , \qquad (65)$$

$$y_1 = -\frac{1}{r_{gd}} * \frac{\omega C_{gd} r_{gd}}{1 + \omega^2 C_{gd}^2 r_{gd}^2} , \qquad (66)$$

se define otra nueva variable τ_{gd} como:

$$\tau_{gd} = \frac{1}{\omega_{gd}} = r_{gd} C_{gd} , \qquad (67)$$

con la cual, los nuevos parámetros x_1 e y_1 se pueden expresar también de la siguiente forma:

$$x_1 = -\frac{1}{r_{gd}} * \frac{\omega^2 \tau_{gd}^2}{1 + \omega^2 \tau_{gd}^2},$$
(68)

$$y_1 = -\frac{1}{r_{gd}} * \frac{\omega \tau_{gd}}{1 + \omega^2 \tau_{gd}^2},$$
 (69)

y, como ya se hizo para μ y v, se calcula la relación $\frac{x_1}{y_1}$ como:

$$\frac{x_1}{y_1} = \omega * \tau_{gd}. \tag{70}$$

Cuando se cumple la condición $\frac{x_1}{y_1} = 1$, es decir cuando $x_1 = y_1$, se puede considerar x_1 e y_1 en función de ω :

$$\omega = \omega_{gd} = \frac{1}{\tau_{gd}},\tag{71}$$

derivando y_1 se tiene que:

$$\frac{dy_1}{d\omega} = -C_{gd} * \frac{1 - \omega^2 r_{gd}^2 C_{gd}^2}{1 + \omega^2 r_{gd}^2 C_{gd}^2} = -C_{gd} * \frac{1 - \omega^2 \tau_{gd}^2}{1 + \omega^2 \tau_{gd}^2}.$$
(72)

Cuando $\omega \tau_{gd} \ll 1$ el valor de C_{gd} se puede obtener directamente de la derivada. Esta condición se cumple en baja frecuencia donde C_{gd} tiene un comportamiento casi constante. También se puede notar aquí un valor extremo para y_1 , en este caso un mínimo, el cual se determina como:

$$\frac{dy_1}{d\omega} = 0 , \qquad (73)$$

de donde se obtiene que $\omega \tau_{gd} = 1$ y, considerando que esto ocurre cuando $\omega = \omega_{gd}$, entonces:

$$\tau_{gd} = \frac{1}{\omega_{gd}} , \qquad (74)$$

se procede a calcular r_{gd} de acuerdo al siguiente procedimiento:

$$\frac{x_1}{y_1} = \omega * \tau_{gd} \quad , \tag{75}$$

$$\tau_{gd} = \frac{\frac{x_1}{y_1}}{\omega} , \qquad (76)$$

$$r_{gd} = \frac{\tau_{gd}}{C_{gd}} = \frac{1}{\omega * C_{gd}} \quad . \tag{77}$$

Por último se calculan los parámetros g_m y τ como nos indica Berroth [1990], también acotados en los mismos rangos de frecuencia.

Aunque se implementaron ambos métodos para la extracción de elementos intrínsecos, sólo se muestran en el capítulo VI los resultados para el método de Berroth [1990], debido a que, aunque con los elementos intrínsecos obtenidos con el método alternativo logramos una mejor predicción de los parámetros S, este método no es confiable cuando no se tienen mediciones del transistor mayores de 30 GHz, dado que el método tiende a encontrar los puntos extremos en frecuencias muy altas.
Capítulo IV

Modelado de las capacitancias intrínsecas $C_{gs} \ y \ C_{gd}$

IV.1 Introducción

Cuando se están desarrollando circuitos no lineales electrónicos es invaluable contar con un modelo confiable que nos permita predecir correctamente el comportamiento del dispositivo activo. Los modelos del dispositivo del tipo circuito eléctrico equivalente nos permiten asociar a cada elemento físico que compone el circuito eléctrico equivalente con una representación matemática que simule la función de dicho elemento bajo ciertas condiciones de polarización.

En el diseño de circuitos de microondas basados en tecnologías FET, los modelos no lineales son de gran utilidad para predecir el rendimiento del circuito, especialmente en aquellas aplicaciones que se encuentran basadas en las propiedades no lineales del dispositivo. Numerosos modelos no lineales han sido propuestos orientados a la tecnología de transistores FET; sin embargo, la descripción de las no linealidades del transistor por medio de métodos analíticos generalmente conlleva una aproximación entre datos medidos y simulados.

La construcción de los modelos no lineales requiere establecer un conjunto de relaciones bien definidas entre los parámetros lineales y no lineales del dispositivo. Matemáticamente, estas relaciones pueden ser expresadas como un conjunto de ecuaciones diferenciales parciales definidas utilizando datos medidos.

Hay varios factores que determinan la efectividad del modelo no lineal; sin embargo, el circuito eléctrico equivalente es el factor fundamental, ya que determina las limitaciones del modelo en términos de condiciones de operación y tecnologías de fabricación.

IV.2 Ley de conservación de la carga

En cualquier transistor FET, la densidad de carga en el canal es opuesta a una carga de igual magnitud y polarización opuesta sobre la terminal de compuerta, formando la carga total bajo la compuerta, la cual obedece a una función de los voltajes de terminal V_{gs} y $V_{ds}=V_{gs}-V_{gd}$. Físicamente, la carga en el canal está distribuida a través de la longitud de compuerta del transistor. En la aproximación basada en el circuito equivalente, la carga total de la compuerta es la suma de las cargas en las terminales de compuerta-fuente y compuerta-drenador (figura 36). El modelo de capacitancias intrínsecas aplicado debe satisfacer el criterio de conservación de la carga, que establece:

$$Q_{gs} = Q_{gd} \quad , \tag{78}$$

$$Q_{gs} - Q_{gd} = 0 , (79)$$

$$\frac{\partial c_{gs}(v_{gs}, v_{gd})}{\partial v_{gd}} - \frac{\partial c_{gd}(v_{gs}, v_{gd})}{\partial v_{gs}} = 0 \quad . \tag{80}$$

Si esta condición no es preservada, se incurre en una violación a la física del dispositivo, y se presentarán problemas de convergencia durante la simulación [Calvo, 1995]. Diversos modelos se han propuesto para calcular las capacitancias intrínsecas y las cargas bajo la compuerta del transistor FET. Sin embargo, estos modelos tienen las mismas restricciones en términos de confiabilidad y validez global que los modelos de corriente I_{ds} .



Figura 36. La carga total en la compuerta es la suma de las cargas en las terminales de compuerta-fuente Q_{gs} y compuerta-drenador Q_{gd} .

IV.3 Modelos de capacitancias intrínsecas

El modelo no lineal necesario para describir correctamente el comportamiento no lineal de un dispositivo a altos niveles de potencia de entrada, es generalmente extraído a partir de mediciones pulsadas de parámetros S y mediciones pulsadas de I-V. El elemento que presenta la mayor no linealidad es la fuente de corriente I_{ds} , y en menor medida, las capacitancias del transistor intrínseco.

En los transistores FET, las capacitancias intrínsecas no lineales C_{gs} y C_{gd} participan en la aparición de distorsiones de fase AM/PM, productos de intermodulación IMD o ACPR. Los valores de capacitancias dependen del punto de polarización en que se esté trabajando, pero también del nivel de la señal de entrada. Siendo las capacitancias intrínsecas dependientes de los dos voltajes de control, han sido desarrollados modelos en dos dimensiones con los que se han obtenido buenos resultados [Forestier, 2004].

IV.3.1 Modelo de Angelov

Uno de los muchos modelos disponibles para determinar las capacitancias intrínsecas no lineales de transistores FET es el modelo de Angelov [1999], el cual ha sido exitosamente aplicado a transistores HEMT, MESFET y MOSFET. Las ecuaciones formuladas en este modelo se basan en la siguiente topología:



Figura 37. Circuito eléctrico equivalente de transistor HEMT aplicado en el modelo de Angelov.

El modelo está basado en la dependencia de las capacitancias intrínsecas C_{gs} y C_{gd} de los voltajes de compuerta y drenador. Bajo la hipótesis de que toda ecuación de capacitancia no lineal tiene la forma siguiente:

$$C_{is} = C_0 * tanh[V_{gi}] * tanh[V_{di}] , \qquad (81)$$

donde V_{gi} es el voltaje que pasa a través de la terminal de la capacitancia y V_{di} es el voltaje de control. Las capacitancias intrínsecas en este modelo están expresadas como sigue:

$$C_{gs} = C_{gsp} + C_{gs0}(1 + tanh[\psi_1]) * (1 + tanh[\psi_2]) , \qquad (82)$$

$$C_{gd} = C_{gdp} + C_{gd0}(1 + tanh[\psi_3]) * (1 - tanh[\psi_4]) , \qquad (83)$$

donde:

$$\psi_1 = P_{10} + P_{11} V_{gs} \quad , \tag{84}$$

$$\psi_2 = P_{20} + P_{21} V_{ds} \quad , \tag{85}$$

$$\psi_3 = P_{30} + P_{31} V_{ds} \quad , \tag{86}$$

$$\psi_4 = P_{40} + P_{41} V_{dg} \ . \tag{87}$$

Se debe observar la condición necesaria para la conservación de la carga:

$$\frac{\partial C_{gd}}{\partial V_{gs}} = \frac{\partial C_{gs}}{\partial V_{gd}} . \tag{88}$$

En general, el cálculo de coeficientes de este modelo necesita métodos numéricos y es necesario recurrir a procesos de optimización para una aproximación satisfactoria entre los datos medidos y los datos simulados. Los resultados obtenidos con este método no son incluidos puesto que el tiempo de procesamiento requerido fue muy largo, por lo que sólo puede ser utilizado cuando se tienen muy pocos puntos de polarización medidos, como en las figuras 38 y 39, que sólo muestran cuatro valores en V_{ds} =[5;10;15;20] V.



Figura 38. C_{gs} respecto a V_{gs} . Para transistor GaN de W_G =300 µm.



Figura 39. C_{gd} respecto a $V_{ds.}$ para transistor GaN de W_G =300 µm.

IV.3.2 Modelo de José Pedro

El modelo de José Pedro [2004] fue desarrollado para transistores HEMT basados en tecnología GaN. Está basado en la topología siguiente, en la cual se incluyen elementos lineales extrínsecos y elementos intrínsecos lineales y no lineales.



Figura 40. Circuito eléctrico equivalente utilizado por el modelo de José Pedro.

El modelo se basa en la consideración de que, siendo estos dispositivos principalmente utilizados en amplificadores de potencia de alta eficiencia y bajo ruido, usualmente son operados en la región de saturación. Por tanto, asumimos que la capacitancia intrínseca C_{gd} es aproximadamente lineal, es decir, que es independiente del punto de polarización. Además, la capacitancia intrínseca C_{gs} es únicamente dependiente de V_{gs} , y es expresada como sigue:

$$C_{gs}(V_{gs}) = C_{gs0} + \frac{A_{Cgs}}{2} \left(1 + tanh \left[K_{Cgs} \left(V_{gs} - V_{Cgs} \right) \right] \right) , \tag{89}$$

es decir, una constante C_{gs0} más una tangente hiperbólica son usadas para describir el comportamiento de C_{gs} respecto a V_{gs} , donde los parámetros: V_{Cgs} y K_{Cgs} controlan la posición y la pendiente, respectivamente, de la transición entre el valor inicial C_{gs0} y el máximo valor de capacitancia alcanzado.



Figura 41. Comparación de C_{gs} respecto a V_{gs} . La línea (o) es el comportamiento de Cgs predicho por el modelo de José Pedro.

Aunque con este modelo se obtienen buenos resultados, es posible observar que una vez que el modelo alcanza un valor máximo de capacitancia, el comportamiento de la curva se mantiene constante (figura 41). El modelo no toma en cuenta el decremento de C_{gs} a altos valores de V_{gs} , debido a la redistribución de la carga bajo la compuerta. Además, de que considera a la capacitancia C_{gd} independiente respecto a la polarización, siendo que en la figura 39 se aprecia claramente que C_{gd} es variante respecto a V_{ds} .

IV.4 Modelos de cargas bajo la compuerta

En la representación del modelo no lineal del transistor es donde podemos calcular la cantidad de carga y corriente que pasan bajo la compuerta en determinadas condiciones de polarización. Conocer el comportamiento de estas cargas es fundamental para observar el cumplimiento de la ley de conservación de la carga.

IV.4.1 Modelo de Homayouni

El modelo de Homayouni [2009] está basado en la siguiente topología del modelo no lineal del transistor FET. Su representación se basa en dos fuentes de carga y dos fuentes de corriente que emulan la no linealidad del FET, y los elementos parásitos están representados por componentes concentrados pasivos (figura 42).



Figura 42. Modelo no lineal cuasi-estático adoptado por transistores FET en el que se basa el modelo de Homayouni.

Las ecuaciones que describen a las relaciones entre los parámetros lineales y no lineales del modelo se refieren a las fuentes de carga de compuerta y drenador, Q_{gs} y Q_{ds} y a la fuente de corriente I_{ds} .

Estos parámetros son dependientes de ambos voltajes de control y están descritos como sigue:

$$Q_{gs}(V_{gs}, V_{ds}) = \int_{V_{gs0}}^{V_{gs}} [C_{gs}(V_{gs}, V_{ds0}) + C_{gd}(V_{gs}, V_{ds0})] dV_{gs} - \int_{V_{ds0}}^{V_{ds}} [C_{gd}(V_{gs}, V_{ds})] dV_{ds} ,$$
(90)

$$Q_{ds}(V_{gs}, V_{ds}) = \int_{V_{ds0}}^{V_{ds}} \left[C_{ds}(V_{gs}, V_{ds}) + C_{gd}(V_{gs}, V_{ds}) \right] dV_{ds} - \int_{V_{gs0}}^{V_{gs}} \left[C_{gd}(V_{gs}, V_{ds0}) \right] dV_{gs} , \quad (91)$$

$$I_{ds}(V_{gs}, V_{ds}) = I_{ds}(V_{gs0}, V_{ds0}) \int_{V_{ds0}}^{V_{ds}} [g_{ds}(V_{gs}, V_{ds})] dV_{ds} + \int_{V_{gs0}}^{V_{gs}} [g_m(V_{gs}, V_{ds0})] dV_{gs} .$$
(92)

La linealización del modelo no lineal mostrado en la figura anterior nos proporciona el modelo lineal cuasi-estático (figura 43), el cual presenta inexactitudes en el rango de frecuencias milimétricas.



Figura 43. Modelo lineal cuasi-estático obtenido de la linealización del modelo mostrado en la figura 42.

Por esta razón, es necesario incluir en el modelo lineal los efectos no cuasiestáticos que afectan la predicción de las características del transistor. En este caso, Homayouni [2009] agrega resistencias en serie con cada capacitancia intrínseca, que corresponden a las constantes de tiempo en los cuales los valores son comparables al inverso de la frecuencia de excitación dentro del rango de microondas (figura 44).



Figura 44. Modelo lineal no cuasi-estático.

Las fuentes de corriente se calculan tomando en cuenta la corriente medida en DC y la derivada de las fuentes de carga obtenidas anteriormente.

$$I_{GS}^{total} = I_{gs}^{DC} + \frac{d}{dt} \Big[Q_{gs} + \frac{d^2}{dt^2} Q_{gs} \Big] , \qquad (93)$$

$$I_{DS}^{total} = I_{ds}^{0} + \frac{d^2}{dt^2} I_{ds} + \frac{d}{dt} \left[Q_{ds} + \frac{d^2}{dt^2} Q_{ds} \right] .$$
(94)

En la implementación de este modelo para transistores basados en GaN, los resultados obtenidos para la fuente de carga Q_{gs} fueron distintos a lo esperado. Aunque se obtuvieron curvas de Q_{gs} en orden de magnitud correctos, la carga decrece muy poco respecto a V_{ds} y su comportamiento respecto a V_{gs} es particular, ya que decrece para valores de V_{gs} muy negativos (figura 45 superior). La fuente de corriente I_{gs} resultó de órdenes de magnitud congruentes, sin embargo se muestra prácticamente constante respecto a V_{ds} (figura 46 inferior). Este modelo no plantea ningún concepto respecto Q_{gd} e I_{gd} ; se intentó seguir un razonamiento parecido a la formulación que sigue el modelo para obtener Q_{gs} e I_{gs} , pero el resultado no fue aceptable.



Figura 45. Fuente de carga de compuerta Q_{gs} (pC) con respecto a V_{gs} y V_{ds} obtenida con modelo de Homayouni.



Figura 46. Fuente de corriente de compuerta I_{gs} (fA) con respecto a V_{gs} y V_{ds} obtenida con modelo de Homayouni.

IV.4.2 Modelo de Angelov

El modelo de fuentes de carga de Angelov [1999] parte de la integración de las capacitancias intrínsecas dependientes de ambos voltajes de control.

$$Q_{gs} = \int [C_{gs}(V_{gs}, V_{ds}) dV_{gs}] , \qquad (95)$$

$$Q_{gs} = C_{gsp}V_{gs} + C_{gs0}\left(V_{gs} + \frac{\log[\cosh(P_{10} + P_{11}V_{gs})]}{P_{11}} + V_{gs}tanh[P_{20} + P_{21}V_{ds}] + \frac{\log[\cosh(P_{10} + P_{11}V_{gs})]tanh[P_{20} + P_{21}V_{ds}]}{P_{11}}\right)$$
(96)

$$Q_{gd} = \int \left[C_{gd} \left(V_{gs}, V_{gd} \right) dV_{gd} \right] , \qquad (97)$$

$$Q_{gd} = C_{gsp}V_{gd} + C_{gd0}\left(V_{gd} + \frac{\log[\cosh(P_{40} + P_{41}V_{gd})]}{P_{41}} + V_{gd}tanh[P_{30} + P_{31}V_{ds}] + \frac{\log[\cosh(P_{40} + P_{41}V_{gd})]tanh[P_{30} + P_{31}V_{ds}]}{P_{41}}\right) (98)$$

La desventaja de este modelo es la dificultad en el cálculo de los coeficientes, tomando mucho tiempo de procesamiento llegar a una solución. Con este modelo no se obtuvieron resultados aceptables.

IV.4.3 Modelo de Jarndal

Este modelo ha sido desarrollado para transistores HEMT basados en AlGaN/GaN. En los modelos de pequeña señal, la parte principal es el transistor intrínseco, ya que describe las características no lineales del dispositivo. Bajo condiciones de operación de pequeña señal y excitado por una señal con período de tiempo más grande que las constantes de tiempo de autocalentamiento, efectos de trampa y propagación de portadores, Jarndal [2006] propone que el transistor intrínseco puede ser modelado por un circuito eléctrico equivalente simplificado (figura 47).



Figura 47. Circuito eléctrico equivalente cuasi-estático en pequeña señal del transistor intrínseco.

La matriz de parámetros Y dada por este circuito eléctrico equivalente es:

$$Y = \begin{bmatrix} G_{gsf} + G_{gdf} + jw(C_{gs} + C_{gd}) & -G_{gdf} - jwC_{gd} \\ G_m - G_{gdf} - jwC_{gd} & G_{ds} + G_{gdf} + jw(C_{ds} + C_{gd}) \end{bmatrix}.$$
 (99)

La parte real de los parámetros Y corresponde al incremento de los valores de una función de corriente en gran señal. La parte imaginaria corresponde al incremento de los valores de una función de carga en gran señal. A partir de este modelo es posible calcular las características en gran señal del dispositivo mediante integrales de los parámetros Y dependientes de los voltajes de control.

$$Q_g(V_{gs}, V_{ds}) = \int_{V_{gs0}}^{V_{gs}} \left[C_{gs}(V, V_{ds0}) + C_{gd}(V, V_{ds0}) \right] dV - \int_{V_{ds0}}^{V_{ds}} C_{gd}(V_{gs}, V) \, dV \quad , \tag{100}$$

$$Q_d(V_{gs}, V_{ds}) = -\int_{V_{gs0}}^{V_{gs}} C_{gd}(V, V_{ds0}) \, dV + \int_{V_{ds0}}^{V_{ds}} \left[C_{ds}(V_{gs}, V) + C_{gd}(V_{gs}, V) \right] dV \quad , \tag{101}$$

$$I_g(V_{gs}, V_{ds}) = I_g(V_{gs0}, V_{ds0}) + \int_{V_{gs0}}^{V_{gs}} [G_{gsf}(V, V_{ds0}) + G_{gdf}(V, V_{ds0})] \, dV - \int_{V_{ds0}}^{V_{ds}} G_{gdf}(V_{gs}, V) \, dV \quad , \tag{102}$$

$$I_{d}(V_{gs}, V_{ds}) = I_{d}(V_{gs0}, V_{ds0}) + \int_{V_{gs0}}^{V_{gs}} [G_{m}(V, V_{ds0}) - G_{gdf}(V, V_{ds0})] dV + \int_{V_{ds0}}^{V_{ds}} [G_{ds}(V_{gs}, V) + G_{gdf}(V_{gs}, V)] dV .$$
(103)

La constante de integración de Q_g y Q_d puede ser definida igual a cero, ya que la contribución de la corriente es calculada a partir de la derivada con respecto al tiempo de estas cantidades. La aproximación cuasi-estática en gran señal consiste entonces en un par de fuentes en paralelo: una de carga y otra de corriente, situadas en la compuerta y otro par de fuentes situadas en el drenador (figura 48). Las fuentes de carga representan las corrientes de desplazamiento y las fuentes de corriente representan las corrientes de conducción.



Figura 48. Modelo cuasi-estático en gran señal.

Como se mencionó en el capítulo II, la aproximación cuasi-estática no es suficiente si se quiere formular un modelo que incluya los efectos de autocalentamiento provocados por la dispersión de corriente, por lo que se recurre a la aproximación no cuasi-estática para predecir este fenómeno (figura 49). También se toma en cuenta el tiempo de retardo que le toma a la transconductancia de canal g_m para responder a los cambios en el voltaje de compuerta en altas frecuencias. Estos efectos deben ser tomados en cuenta desde el modelo de pequeña señal.



Figura 49. Circuito eléctrico equivalente no cuasi-estático en pequeña señal del transistor intrínseco.

En este modelo, las resistencias R_i y r_{gd} representan la dependencia cuadrática de la frecuencia de los parámetros Y. El tiempo de retardo de la transconductancia con respecto al voltaje de compuerta aplicado es descrito por τ . Finalmente, llegamos al circuito eléctrico equivalente no cuasi-estático en gran señal (figura 50), el cual refleja la estructura simétrica del dispositivo, especialmente a bajos voltajes de drenadorfuente.



Figura 50. Modelo no cuasi-estático en gran señal.

Asumiendo que G_{gsf} es sólo dependiente del voltaje de compuerta-fuente, las fuentes de corriente de compuerta, I_{gs} e I_{gd} , pueden ser obtenidas dividiendo la corriente total de compuerta como sigue:

$$I_{gs}(V_{gs}, V_{ds}) = I_{gs}(V_{gs0}, V_{ds0}) + \int_{V_{gs0}}^{V_{gs}} G_{gsf}(V, V_{ds0}) \, dV \,, \tag{104}$$

$$I_{gd}(V_{gs}, V_{ds}) = I_{gd}(V_{gs0}, V_{ds0}) + \int_{V_{gs0}}^{V_{gs}} [G_{gdf}(V, V_{ds0})] dV - \int_{V_{ds0}}^{V_{ds}} G_{gdf}(V_{gs}, V) dV .$$
(105)

Al incorporar el efecto de las capacitancias intrínsecas para mantener la consistencia en el modelo de gran señal, las fuentes de carga, Q_{gs} y Q_{gd} , pueden ser formuladas como sigue:

$$Q_{gs}(V_{gs}, V_{ds}) = \int_{V_{gs0}}^{V_{gs}} \left[C_{gs}(V, V_{ds0}) \right] dV + \int_{V_{ds0}}^{V_{ds}} C_{ds}(V_{gs}, V) \, dV \quad , \tag{106}$$

$$Q_{gd}(V_{gs}, V_{ds}) = \int_{V_{gs0}}^{V_{gs}} \left[C_{gd}(V, V_{ds0}) \right] dV - \int_{V_{ds0}}^{V_{ds}} \left[C_{ds}(V_{gs}, V) + C_{gd}(V_{gs}, V) \right] dV \quad .$$
(107)

Algunos de los resultados que obtiene [Jarndal *et al*, 2007] para transistores HEMT de AlGaN/GaN se pueden observar en las siguientes figuras. Como se puede ver, la fuente de carga Q_{gs} es sólo dependiente de V_{gs} , ya que no muestra variación con el aumento de voltaje en el drenador y aumenta conforme se aplica un voltaje más positivo en la compuerta. Mientras que la fuente de carga Q_{gd} disminuye conforme se aplica un mayor voltaje en el drenador (figura 51).

Respecto a las fuentes de corriente, I_{gs} e I_{gd} , se hace notar que la magnitud de las corrientes obtenidas llega al orden de mA para altos voltajes de compuerta, además de que I_{gd} es negativa para casi todo el rango de polarización (figura 52). Los resultados obtenidos en la implementación del modelo de cargas pueden verse en el capítulo VI.



Figura 51. Fuentes de carga Q_{gs} y Q_{gd} respecto a voltajes de control.



Figura 52. Fuentes de corriente I_{gs} e I_{gd} respecto a voltajes de control.

IV.5 Concepto de transcapacitancia

Otra posibilidad que se investigó para determinar los valores de las fuentes de corriente de compuerta, fue el elemento de transcapacitancia \mathbb{C} . Cuando el valor de una capacitancia es controlada por una fuente de voltaje remota (figura 53), la descripción convencional de la corriente que pasa a través de una capacitancia, expresada como $I = C \frac{dV}{dt}$, no toma en cuenta toda la corriente que pasa por ella, y esta capacitancia controlada por voltaje se vuelve un elemento disipativo de energía al ignorar el mecanismo de control (figura 54).

El dilema de la conservación de la carga en un transistor es una consecuencia de la dependencia de una capacitancia no lineal *C* a un voltaje de control. Para expresar o tratar de justificar la pérdida de carga se puede utilizar el concepto de transcapacitancia, un elemento disipativo dependiente de dos voltajes de control, el cual está asociado a una capacitancia dependiente de los mismos voltajes de control (figura 55-56).

La transcapacitancia $\mathbb{C}(V_1, V_2)$ es un elemento introducido dentro de la topología del transistor para expresar la conservación de la carga en el transistor de una forma matemática [Snider, 1995].



Figura 53. Topología de C(V₁,V₂).



Figura 54. Capacitancia dependiente de dos voltajes de control.

El nuevo elemento se expresa matemáticamente en función de su relación con la corriente mediante la siguiente ecuación:





Figura 55. Topología de $C(V_1,V_2)$ más elemento agregado \mathbb{C} .



Figura 56. Transcapacitancia dependiente de dos voltajes de control.

Dos interpretaciones pueden ser formuladas en relación con la transcapacitancia: sea que la tratemos como una cantidad lineal o no lineal.

IV.5.1 Transcapacitancia lineal

Robert Anholt [1995] nos ofrece una interpretación lineal dependiente de la combinación de varios elementos intrínsecos del transistor. La simulación transitoria que plantea formula la matriz de parámetros Y intrínsecos en términos de cuatro capacitancias independientes, C_{11} , C_{12} , C_{21} y C_{22} , donde $C_{22}\sim C_{gd}+C_{ds}$, y la transcapacitancia C_{21} puede ser obtenida reescribiendo la expresión estándar para Y_{21} por la nueva expresión:

$$Y_{21} = \frac{g_m \exp\left(-j\omega\tau\right)}{1 + j\omega R_i C_{gs}} + j\omega C_{gd} \rightarrow g_m - j\omega C_{21}, \qquad (109)$$

$$C_{21} \sim g_m \tau + C_{gd} + g_m R_i C_{gs} \ . \tag{110}$$

Conceptualmente C_{21} es fácil de entender. Cuando el voltaje de compuerta cambia, un desplazamiento de carga fluye del electrodo de compuerta, el cual debe ser compensado por la suma de las cargas que salen de los electrodos de fuente y drenador. El cambio en la carga a través del electrodo de drenador dividido por el cambio en el potencial es C_{21} . Esto resulta en C_{11} sobre la compuerta, entonces el máximo valor de C_{21} debe ser C_{11} . En oclusión, la región de deserción bloquea el canal, previniendo cualquier fuga de carga entre los electrodos de fuente y de drenador, siendo en ese caso $C_{21} = \frac{C_{11}}{2}$. Esto es una consecuencia del hecho de que la transconductancia es igual a 0 en ese punto y C_{gd} es la mitad de C_{11} , de modo que,

$$C_{21} = C_{gd} = \frac{C_{11}}{2} . \tag{111}$$

Ignorando las contribuciones de C_{gd} y $g_m R_i C_{gs}$ a la transcapacitancia C_{21} , el tiempo de retardo de la transconductancia puede ser expresado en función de la transcapacitancia.

$$\tau \sim \frac{C_{21}}{g_m} \sim \frac{L}{2V_{sat}} \ . \tag{112}$$

En este modelo de transcapacitancia, el cambio en τ con V_{ds} proviene del hecho de que conforme aumenta V_{ds} , g_m disminuye, y C_{11} se incrementa, al igual que la relación $\frac{C_{21}}{C_{11}}$.

En transistores HEMT el valor de τ tiene variaciones cualitativamente similares con los voltajes de drenaje y compuerta que los transistores MESFET. A bajos voltajes de drenaje, τ es cercano a cero, y se incrementa con V_{ds} con diferentes escalas dependiendo del voltaje de compuerta. La ecuación de transcapacitancia se puede expresar como:

$$C_{21} = \frac{Im Y_{21}}{\omega} \sim C_{gd} - \frac{g_m (R_i C_{gs} + \tau)}{1 - \omega^2 R_i^2 C_{gs}^2} \qquad , \tag{113}$$

y, asumiendo la condición de que $\frac{1}{\omega_o} = R_i C_{gs}$, y que $\left(\frac{\omega}{\omega_o}\right)^2 \ll 1$, lo anterior puede reescribirse como:

$$C_{21} = \frac{Im Y_{21}}{\omega} = C_{gd} - g_m (R_i C_{gs} + \tau) \quad , \tag{114}$$

donde $Im(Y_{21})$ es la parte imaginaria de la matriz de elementos Y intrínsecos. Se puede ver que debido a la distribución de la carga entre los electrodos de fuente y drenaje, la relación C_{21}/C_{11} se mueve entre 0 y 1, y debería ser próximo a 0.5 para V_{ds} =0. Sin embargo, estas relaciones cambian significativamente entre transistores y varían con el voltaje de compuerta, por lo que esta ley no es universal [Anholt, 1995].

IV.5.2 Transcapacitancia no lineal

El elemento de transcapacitancia es más comúnmente tratado como no lineal. Para justificar su utilización se recurre a las leyes de voltaje de Kirchoff, las cuales automáticamente asignan nodos de voltaje para cada nodo de un circuito. Se puede usar este mismo artificio para forzar la conservación de la carga durante un ciclo de los voltajes variables V_1 y V_2 . Se especifica que la carga sobre un nodo en cualquier instante es una función matemática dependiente de V_1 y V_2 . Si la transferencia de carga a través del dispositivo está controlada por $Q=Q(V_1,V_2)$, entonces la ecuación de operación del transistor en pequeña señal,

$$dQ = \frac{\partial Q}{\partial V_1} dV_1 + \frac{\partial Q}{\partial V_2} dV_2, \qquad (115)$$

tiene la forma de una capacitancia común más una transcapacitancia en paralelo,

$$dQ = C \, dV_1 + \mathbb{C} \, dV_2 \,, \tag{116}$$

siendo *C* y \mathbb{C} derivadas parciales de *Q*. De este modo, la conservación de la carga será garantizada si cada capacitancia $C(V_1, V_2)$ en un circuito lleva aparejada una transcapacitancia $\mathbb{C}(V_1, V_2)$, derivable de una función $Q=Q(V_1, V_2)$.

$$C(V_1, V_2) = \frac{\partial Q}{\partial V_1},\tag{117}$$

$$\mathbb{C}(V_1, V_2) = \frac{\partial Q}{\partial V_2}.$$
(118)

Observe que esta identificación requiere ciertas condiciones de compatibilidad entre una capacitancia y su correspondiente transcapacitancia, formulándose las condiciones:

$$\frac{\partial c}{\partial v_1} = \frac{\partial \mathbb{C}}{\partial v_2} , \qquad (119)$$

$$\frac{\partial^2 Q}{\partial v_2 v_1} = \frac{\partial^2 Q}{\partial v_1 v_2} \ . \tag{120}$$

Cualquier otra función de transcapacitancia $\mathbb{C}(V_1, V_2)$ compatible con $C(V_1, V_2)$ asegura la conservación de la carga, ya que un cálculo rápido muestra que la variación de la carga que está definida por:

$$Q(V_1, V_2) = \int_a^{V_1} C(\zeta, V_2) d\zeta + \int_b^{V_2} \mathbb{C}(V_1, \eta) d\eta + K , \qquad (121)$$

satisface las condiciones de $\mathbb{C}(V_1, V_2)$ y $C(V_1, V_2)$ para cualquier valor de las constantes *a*, *b*, *K* [Calvo,1993].

De este modo, podemos expresar la corriente derivada de una fuente de carga controlada por voltaje en función de capacitancia y transcapacitancia no lineales.

$$I(t) = \frac{dQ}{dt} = \frac{\partial Q}{\partial V_1} \frac{dV_1}{dt} + \frac{\partial Q}{\partial V_2} \frac{dV_2}{dt} , \qquad (122)$$

$$I(t) = \frac{dQ}{dt} = C \frac{dV_1}{dt} + \mathbb{C} \frac{dV_2}{dt} .$$
(123)

Habiendo calculado anteriormente las fuentes de carga Q_{gs} y Q_{gd} , podemos obtener las corrientes de compuerta asociadas a cada fuente de carga.

$$I_{gs} = \frac{dQ_{gs}}{dt} = \frac{\partial Q_{gs}}{\partial V_{ds}} * \frac{dV_{ds}}{dt} + \frac{\partial Q_{gs}}{\partial V_{gs}} * \frac{dV_{gs}}{dt} = C_{gs} \frac{dV_{ds}}{dt} + \mathbb{C}_{gs} \frac{dV_{gs}}{dt} , \qquad (124)$$

$$I_{gd} = \frac{dQ_{gd}}{dt} = \frac{\partial Q_{gd}}{\partial V_{ds}} * \frac{dV_{ds}}{dt} + \frac{\partial Q_{gd}}{\partial V_{gs}} * \frac{dV_{gs}}{dt} = C_{gd} \frac{dV_{ds}}{dt} + \mathbb{C}_{gd} \frac{dV_{gs}}{dt} .$$
(125)

En conclusión, se definen las fuentes de carga de compuerta del modelo no cuasi-estático de gran señal como una función no lineal que depende del voltaje de compuerta-fuente y del voltaje de compuerta-drenador, y sus fuentes de corriente asociadas se obtienen a partir de la derivada parcial de las fuentes de carga [Root, 1988].

En el capítulo VI se muestran los resultados de cargas y corrientes de compuerta, así como de los resultados de la transcapacitancia no lineal, que se obtuvieron para los transistores analizados.

Capítulo V

Modelado de la fuente de corriente I_{ds}

V.1 Introducción

Se ha mencionado anteriormente que la fuente de corriente de drenador-fuente I_{ds} es una de las mayores no linealidades del transistor basado en tecnología GaN (figura 57). En años pasados, diversos modelos para representar las curvas I-V de transistores FET han sido utilizados en el diseño y simulación de circuitos no lineales, principalmente para estructuras MESFET y HEMT.

Diferentes aplicaciones demandan diversos grados de fidelidad en el modelo. En el diseño de amplificadores de potencia, el modelo I–V debe ser capaz de representar fielmente las características de corriente de drenaje-fuente I_{ds} y de transconductancia g_m para poder predecir la potencia de salida (P_{out}), los productos de intermodulación de tercer orden (IM_3) y la eficiencia de potencia añadida (PAE).

Estas características son cruciales para aplicaciones como amplificadores de potencia, mezcladores, osciladores o multiplicadores. En este capítulo se describen los métodos investigados para predecir el comportamiento de la fuente de corriente I_{ds} .



Figura 57. Elementos que presentan grandes no linealidades en el transistor intrínseco.

V.2 Integral de la transconductancia

Las curvas I-V de un transistor FET muestran fuertes efectos de dispersión causando una discrepancia entre las características estáticas y dinámicas del dispositivo. En el modelado de la fuente de corriente de drenador-fuente I_{ds} , el pico característico en la transconductancia g_m con respecto a V_{gs} , encontrado en la mayoría de transistores HEMT, debe ser correctamente predicho [Wei, 1998].

Para obtener las curvas de comportamiento de la transconductancia g_m de un modo más preciso, se realizaron mediciones en régimen dinámico de cuatro transistores HEMT basados en tecnología GaN. Esto fue debido a que, cuando se tienen las curvas de comportamiento de g_m calculadas a partir de la medición de parámetros S del transistor bajo diversas condiciones de polarización, es posible obtener las curvas I-V del transistor por medio de la integral de la transconductancia.

$$I_{ds}(V_{gs}) = \int_{V_{gs0}}^{V_{gs}} g_m \, dV_{gs} \,. \tag{126}$$

En la primera aproximación para obtener las curvas I-V del transistor, se modelaron las curvas de g_m a partir del modelo de José Pedro [2004], debido a que estas presentan un comportamiento tangencial hiperbólico. La expresión utilizada se denota como:

$$G_m = G_{m0} + A_x \left\{ 1 + tanh[K_x(Vgs - C_x)] \right\} 2^{M_x * Vgs} , \qquad (127)$$

donde G_{m0} es el valor inicial de la curva de g_m , A_x se refiere a la magnitud de la curva, K_x controla la pendiente de la curva, C_x define el centro de la pendiente de la curva, y M_x hace referencia al valor de la dispersión de la corriente que provoca la caída de la curva de g_m . Al obtener la integral con respecto a V_{gs} , para esta expresión encontramos que:

$$I_{ds}(V_{gs}) = G_{m0}V_{gs} - \frac{A_{x}2^{M_{x}V_{gs}+1}}{M_{x}*\log(2)} \{ {}_{2}F[1, C_{m}; C_{m}+1; J_{m}] + V_{gs}M_{x}\log(2) + 2^{M_{x}V_{gs}} \}, (128)$$

donde $_2F[1, C_m; C_m + 1; J_m]$ es la función hipergeométrica de Gauss, la cual se expresa:

$${}_{2}F[1, C_{m}; C_{m} + 1; J_{m}] = \sum_{k=0}^{\infty} \frac{C_{m}}{k!(C_{m}+1)} J_{m}^{k} \qquad (J_{m}) < 1 \neq 0, -1, -2,$$
(129)

y, los coeficientes C_m , J_m , A_x , K_x , C_x y M_x se calculan de la siguiente forma:

$$C_m = \frac{M_X * \log{(2)}}{2K_X} , \qquad (130)$$

$$J_m = -\exp(2 * K_x (V_{gs} - C_x)) , \qquad (131)$$

$$A_{\chi} = \frac{\max\left(g_m\right)}{2},\tag{132}$$

$$K_x = \frac{\max(g_m)}{1x10^{-2}} * \alpha_{gm} \quad , \tag{133}$$

$$C_x = V_{gs_{max}} + \sigma_{gm} \quad . \tag{134}$$

En el caso del transistor encapsulado, el divisor en la fórmula para calcular A_x es 4 en lugar de 2. El término $M_x \approx -0.3$ para transistores en oblea y $M_x \approx -0.8$ para transistores encapsulados. Los términos α_{gm} y σ_{gm} varían de acuerdo al ancho de la compuerta del transistor (W_G). En la siguiente tabla se muestran los valores aproximados de estos términos para cada tipo de transistor analizado.

Tabla III. Variación de términos de ecuación analítica de g_m

WG	100 µm	300 µm	2 mm	Encapsulado
$lpha_{gm}$	0.9	0.5	0.5	0.3
σ_{gm}	-0.45	-0.5	-0.1	-0.3
M_x	-0.3	-0.3	-0.3	-0.8

Nótese que el término σ_{gm} es decreciente conforme la pendiente de la región óhmica de g_m es más vertical. El término σ_{gm} se encuentra entre el rango (-0.8< σ_{gm} <0). A continuación se muestran los resultados obtenidos de curvas $I_{ds}(V_{gs})$ a partir de esta aproximación de g_m .

V.2.1 Transistor HEMT de GaN de W_G =100 µm con V_T =-2.54 V

Transistor en oblea:	Nitronex, fabricado en sustrato de silicio
Frecuencia:	0-20 GHz (401 puntos)
Potencia de medición:	-5 dBm
Atenuación:	0 dB
V _{ds} :	[0:2:20] V
V _{gs} :	[-3:0.1:0] V



Figura 58. Curvas de transconductancia g_m con respecto a V_{gs} . Líneas continuas son mediciones a partir de datos de parámetros S. Líneas (o) son obtenidas a partir de la ecuación de g_m para múltiples valores en V_{ds} para transistor GaN de W_G =100 µm.



Figura 59. Líneas (o) son curvas $I_{ds}(V_{gs})$ obtenidas a partir de integral de g_m para transistor GaN de W_G =100 µm. Líneas continuas son curvas $I_{ds}(V_{gs})$ medidas en multipunto.

V.2.2 Iransistor HEM1 de GaN de $W_G = 300 \mu m \operatorname{con} V_T = -2.6 \mathrm{V}$
--

Transistor en oblea:	Nitronex, fabricado en sustrato de silicio
Frecuencia:	0-20 GHz (401 puntos)
Potencia de medición:	-5 dBm
Atenuación:	0 dB
V _{ds} :	[0:2:20] V
V _{gs} :	[-3:0.1:0] V



Figura 60. Curvas de transconductancia g_m con respecto a V_{gs} . Líneas continuas son mediciones a partir de datos de parámetros S. Líneas (o) son obtenidas a partir de la ecuación de g_m para múltiples valores en V_{ds} para transistor GaN de W_G =300 µm.



Figura 61. Líneas (o) son curvas $I_{ds}(V_{gs})$ obtenidas a partir de integral de g_m para transistor GaN de W_G =300 µm. Líneas continuas son curvas $I_{ds}(V_{gs})$ medidas en multipunto.

<u>V.2.3 Transistor HEMT de GaN de $W_G=2 \text{ mm con } V_T=-2.7 \text{ V}$ </u>

Transistor en oblea:	Nitronex, fabricado en sustrato de silicio
Frecuencia:	0-15 GHz (401 puntos)
Potencia de medición:	-5 dBm
Atenuación:	-10 dB
Atenuador externo:	-10 dB
V _{ds} :	[0:2:20] V
V _{ac} :	[-3:0.1:0] V



Figura 62. Curvas de transconductancia g_m con respecto a V_{gs} . Líneas continuas son mediciones a partir de datos de parámetros S. Líneas (o) son obtenidas a partir de la ecuación de g_m para múltiples valores en V_{ds} para transistor GaN de $W_G=2$ mm.



Figura 63. Líneas (o) son curvas $I_{ds}(V_{gs})$ obtenidas a partir de integral de g_m para transistor GaN de $W_G=2$ mm. Líneas continuas son curvas $I_{ds}(V_{gs})$ medidas en multipunto.



Figura 64. Curvas de transconductancia g_m con respecto a V_{gs} . Líneas continuas son mediciones a partir de datos de parámetros S. Línea (o) obtenida a partir de la ecuación de g_m para $V_{ds}=5V$ para transistor GaN CGH35015F.



Figura 65. Línea (o) es una curva $I_{ds}(V_{gs})$ obtenida a partir de integral de g_m para transistor GaN CGH35015F. Líneas continuas son curvas $I_{ds}(V_{gs})$ medidas en multipunto.

Como se puede observar en los resultados, en los transistores de menor W_G (100 µm y 300 µm), el método tiene una buena aproximación, pero conforme se manejan transistores de mayor W_G el modelo deja de ser adecuado; esto es evidente para el transistor de 2 mm, en el cual se tiene una pobre aproximación en la región intermedia de las curvas de I_{ds} correspondientes. Sin embargo, tomando en cuenta que no se están agregando al modelo los efectos de los elementos extrínsecos, ni se está aplicando un algoritmo de optimización, se considera que los valores iniciales de I_{ds} con respecto a V_{gs} calculados con el modelo de transconductancia son bastante buenos. En general, este método tuvo resultados aceptables para transistores en oblea.

En el caso del transistor encapsulado, la curva calculada no alcanza a predecir la curva medida que pretende simular. En este caso, el método es aplicable para valores de V_{ds} altos, para los cuales la corriente I_{ds} no sufre ese súbito decremento observado en las curvas de I_{ds} respecto a V_{gs} positivo para valores de V_{ds} bajos. Aunque para los transistores en oblea pudiera haber sido suficiente este método, la dificultad de optimizar los resultados para el transistor encapsulado motivó a la implementación de otros modelos de predicción de curvas I-V. El segundo modelo de corriente implementado fue el modelo de Angelov [1996].

V.3 Modelo de Angelov

El modelo de Angelov [Angelov *et al*, 1996] es aplicable para transistores HEMT o MESFET. Un modelo semi-empírico usado para predecir los datos experimentales de la corriente drenaje-fuente de un transistor de microondas utiliza una expresión analítica para predecir las características I_{ds} del transistor controlando los voltajes externos (V_{gs} , V_{ds}).

V.3.1 Procedimiento del modelo de Angelov

La expresión analítica usada por Angelov [1996] para modelar las curvas características de $I_{ds}(V_{ds}, V_{gs})$ del transistor HEMT consiste en el producto de dos funciones $f_1(V_{gs})$ y $f_2(V_{ds})$.

$$I_{ds}(V_{gs}, V_{ds}) = f_1(V_{gs}) f_2(V_{ds}) \qquad , \tag{135}$$

$$f_1(V_{gs}) = I_{pk}[1 + \tanh(\psi)]$$
 , (136)

$$f_2(V_{ds}) = (1 + \lambda V_{ds}) [\tanh(\alpha V_{ds})].$$
(137)

Finalmente, la ecuación para $I_{ds}(V_{gs}, V_{ds})$ está dada por:

$$I_{ds}(V_{gs}, V_{ds}) = I_{pk}[1 + \tanh(\psi)] * (1 + \lambda V_{ds})[\tanh(\alpha V_{ds})] .$$
(138)

Donde I_{pk} y V_{PK} son la corriente de drenaje-fuente y el voltaje de compuertafuente, respectivamente, a los cuales ocurre la máxima transconductancia g_m ; λ y α son, respectivamente, el parámetro de modulación de la longitud del canal y el coeficiente de voltaje de saturación. En la figura 66 se muestran las curvas de transconductancia respecto a V_{gs} de un transistor GaN de 300 µm de W_G . Como se puede ver, el valor máximo de transconductancia G_{mmax} está localizado para cada curva de V_{ds} , y su respectivo V_{gs} corresponde al valor de V_{PK} . Y, dado que g_m es obtenida a partir de la derivada de la corriente I_{ds} , realizando la operación contraria para G_{mmax} podemos obtener el valor de corriente como:

$$I_{pk} = \int G_{m_{max}} dV_{ds}.$$
 (139)



Figura 66. Curvas de transconductancia g_m respecto a V_{gs} correspondientes a V_{ds} =[0:5:20] V. Los parámetros de I_{PK} y V_{PK} pueden ser determinados a partir del máximo valor de transconductancia para cada curva de V_{ds} .

Los parámetros λ y α pueden ser obtenidos a partir de la curva de la corriente I_{ds} respecto a V_{ds} cuando V_{gs} =-1 V; es decir, que el transistor está trabajando en saturación. Bajo esta condición, se asume que en la región de saturación la función $f_2(V_{ds})$ puede ser aproximada a $[(1 + \lambda V_{ds}) \tanh(\alpha V_{ds})] \approx 1$, por lo que calculando λ como la derivada de I_{ds} cuando V_{gs} =-1 V, es posible despejar α de la relación anterior.

$$\lambda = \frac{dI_{ds}}{dV_{ds}} \bigg|_{V_{gs} = -1V}$$
(140)

$$\alpha = \frac{1}{V_{dss}} tanh^{-1} \left(\frac{1}{1 + \lambda V_{dss}} \right) \,. \tag{141}$$

Mientras que los parámetros I_{PK} , V_{PK} , $\lambda y \alpha$ del modelo de Angelov [1996] pueden ser determinados directamente usando los datos experimentales, los coeficientes de la función ψ son determinados a partir de las mediciones I-V del transistor en régimen pulsado usando una aproximación polinomial.

La función ψ es, entonces, definida como una serie de potencias centrada en V_{PK} y variante respecto a V_{gs} . Su fórmula está dada por:

$$\psi(V_{gs}) = \sum_{n=1}^{m} P_n \left(V_{gs} - V_{PK} \right)^n .$$
(142)

En la ecuación (136), $f_1(V_{gs})$ es una función hiperbólica donde sus argumentos ψ son una serie de potencias. Con este tipo de función, el modelo es diferenciable n veces. Por su parte, la función $f_2(V_{ds})$ de la ecuación (137), es usada para predecir la dependencia de la corriente I_{ds} respecto al voltaje de drenaje-fuente V_{ds} .

Para calcular una $\psi(V_{gs})$ aproximada, remontamos la suposición de que en la región de saturación la función $f_2(V_{ds}) \approx 1$, entonces:

$$I_{ds}(V_{gs}, V_{ds}) = I_{pk}[1 + \tanh(\psi)].$$
(143)

A partir de esta suposición podemos obtener una expresión analítica para calcular $\psi(V_{gs})$ de la función $f_1(V_{gs})$, expresada como:

$$\psi(V_{gs}) = tanh^{-1} \left(\frac{I_{ds}(V_{gs}, V_{ds})}{I_{pk}} - 1 \right).$$

$$(144)$$



Figura 67. Curvas de ψ con respecto a V_{gs} calculadas con la ecuación (143) correspondientes a diversos valores de V_{ds} .

El problema principal para la predicción de ψ (figura 67) es como las constantes P_n serán extraídas a partir de los datos experimentales. Una vez que se tienen las curvas experimentales de ψ , aproximamos un polinomio de orden n para encontrar los coeficientes a, y a partir de estos despejamos las constantes P_n [Loo Yau, 2006].

Para obtener buenos resultados en la aproximación polinómica es suficiente usar una ecuación de tercer orden, y entonces, solo tres parámetros del modelo deben ser calculados. Si se necesita una aproximación más exacta, se recomienda usar una ecuación de quinto orden.

Para la implementación del modelo de Angelov [1996] se desarrolló un algoritmo utilizando MatLab. Inicialmente, se utilizó una aproximación de tercer orden, pero al aumentar el orden se obtuvieron mejores resultados. Por esto, desarrollando $\psi(V_{gs})$ con orden *n*=5, se tiene que:

$$\psi(V_{gs}) = P_1(V_{gs} - V_{pk}) + P_2(V_{gs} - V_{pk})^2 + P_3(V_{gs} - V_{pk})^3 + P_4(V_{gs} - V_{pk})^4 + P_5(V_{gs} - V_{pk})^5 , \quad (145)$$

desarrollando el polinomio y agrupando por el grado de V_{gs} , es posible expresar $\psi(V_{gs})$ como sigue:

$$\psi(V_{gs}) = a_0 + a_1 V_{gs} + a_2 V_{gs}^2 + a_3 V_{gs}^3 + a_4 V_{gs}^4 + a_5 V_{gs}^5 , \qquad (146)$$

donde:

$$a_0 = -P_1 V_{pk} + P_2 V_{pk}^2 - P_3 V_{pk}^3 + P_4 V_{pk}^4 - P_5 V_{pk}^5 , \qquad (147)$$

$$a_1 = P_1 - 2P_2 V_{pk} + 3P_3 V_{pk}^2 - 4P_4 V_{pk}^3 + 5P_5 V_{pk}^4 , \qquad (148)$$

$$a_2 = P_2 - 3P_3 V_{pk} + 6P_4 V_{pk}^2 - 10P_5 V_{pk}^3 , \qquad (149)$$

$$a_3 = P_3 - 4P_4 V_{pk} + 10P_5 V_{pk}^2 \,, \tag{150}$$

$$a_4 = P_4 - 5P_5 V_{pk} , (151)$$

$$a_5 = P_5$$
. (152)

Los coeficientes $a_0, a_1, a_2, a_3, a_4 y a_4$ son identificados a partir del polinomio. Finalmente, usando estos valores de *a*, las constantes $P_1, P_2, P_3, P_4 y P_5$ son calculadas con las ecuaciones (153-157) y entonces, se puede determinar el valor de las curvas de ψ , como se puede ver en la figura 68.

$$P_1 = a_1 + 2P_2 V_{pk} - 3P_3 V_{pk}^2 + 4P_4 V_{pk}^3 - 5a_5 V_{pk}^4 , \qquad (153)$$

$$P_2 = a_2 + 3P_3 V_{pk} - 6P_4 V_{pk}^2 + 10a_5 V_{pk}^3 , \qquad (154)$$

$$P_3 = a_3 + 4P_4 V_{pk} - 10a_5 V_{pk}^2, (155)$$

$$P_4 = a_4 + 5a_5 V_{pk} , (156)$$

$$P_5 = a_5 , (157)$$


Figura 68. Comparación de ψ obtenida a partir de I_{ds} y ψ calculada con las constantes P_n .

El éxito del modelo de Angelov [1996] radica en la expresión analítica, relativamente sencilla, usada para modelar las características I-V de un transistor, la cual debe ser *n* veces derivable respecto a V_{gs} . Experimentos llevados a cabo demuestran la utilidad del modelo de Angelov [1996] para modelar mezcladores y amplificadores clase F [Liu *et al*, 2010].

Durante el trabajo de tesis fueron medidos varios transistores HEMT basados en tecnología GaN. Se realizaron mediciones del transistor encapsulado CGH35015F y de varios transistores en oblea de 100 μ m, 300 μ m y 2 mm de W_G utilizando el sistema de medición DiVA D210E de Accent.

Se implementó el modelo de Angelov [1996] en el programa MatLab, obteniendo los valores iniciales de los parámetros del modelo. Sin embargo, dado que MatLab es una plataforma de procesamiento de datos y no de simulación, para mejorar la aproximación de las curvas I-V, se implementó también un mecanismo de optimización en el simulador ADS utilizando el componente SDD (symbolicallydefined device), cuyas características y funcionamiento se explican en Anexo 1.

V.3.2 Resultados obtenidos con modelo de Angelov para transistor GaN en oblea

- 300 µm Ancho de compuerta
- V_{ds} = [0:0.2:20] V, V_{gs} = [-3:0.2:0] V Polarización
- V_{gs}=-2.6 V V_{T}
- Ancho de duración del pulso
- Punto de reposo de DiVA D210E $V_{ds}=18 V, V_{gs}=-2.6 V$



Figura 69. Curvas I-V de transistor HEMT de GaN de 300 µm medido en régimen pulsado en el punto de polarización (V_{ds} =18 V, V_{gs} = -2.6 V)



Figura 70. Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN de W_G =300 µm.

 $1 \,\mu s$



Figura 71. Comparación de curvas $I_{ds}(V_{ds})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN de W_G =300 µm.

En general, el modelo predice correctamente las curvas I-V, sobre todo en la región saturada; sin embargo, se presentan ciertos errores de cálculo que provocan algunos puntos fuera de rango. En la región óhmica, el modelo de Angelov [1996] empieza a tener problemas para predecir confiablemente las curvas I-V para valores de V_{gs} altos. El promedio del porcentaje de error fue de 4.62%, para el caso de este transistor. Para mejorar la predicción, se implementó la fuente de corriente en ADS, mediante la utilización del componente SDD actuando como la fuente de corriente y agregando el efecto de los elementos parásitos al desempeño de la corriente (figura 72). Se trasladaron los valores iniciales de los parámetros de Angelov [1996] calculados con el algoritmo en MatLab y, mediante una optimización tipo Gradiente, se obtuvieron los mejores resultados para estos coeficientes y se mejoró la predicción del modelo.



Figura 72. Esquemático de la implementación de SDD para la optimización de la respuesta del modelo de Angelov.



Figura 73. Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de W_G =300 µm.



Figura 74. Comparación de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de W_G =300 µm.

Las líneas continuas se refieren a la corriente medida mediante régimen pulsado y la línea punteada a las curvas I-V obtenidas mediante la optimización del modelo de Angelov [1996]. La respuesta del modelo mejora para la región de saturación, sin embargo para la región óhmica se vuelve menos exacta que en nuestra implementación del modelo de Angelov. Por otro lado, los puntos fuera de rango, calculados con MatLab, desaparecen en la simulación en ADS. Respecto a la optimización de los parámetros (tabla IV), hay poca variación entre los calculados y los optimizados, con excepción de α , lo que resulta lógico dado que este parámetro influye notablemente en el comportamiento de las curvas I-V en la región óhmica que, como ya vimos, cambia notablemente con la optimización.

Tabla IV. Coeficientes del modelo de Angelov para transistor HEMT de GaN de W_G =300 µm a V_{ds} =18 V, V_{gs} =-2.6 V

Parámetros de Angelov	Algoritmo en MatLab	Optimización en ADS	
$\mathbf{I}_{\mathbf{pk}}$	0.098	0.093	
V_{PK}	-1.4	-1.4	
α	3.6856	1.0848	
λ	0.0013	0.0007	
P ₁	0.6712	0.7741	
P ₂	-0.0712	-0.0634	
P ₃	0.2607	0.2927	
P4	0.0476	0.0476	
P ₅	-0.0091	-0.0095	

- Ancho de compuerta 2 mm
- Polarización V_{ds} = [0:0.2:20] V, V_{gs} = [-3:0.2:0] V
- $V_{\rm T}$ $V_{\rm gs}$ =-2.7 V
- Ancho de duración del pulso 1 µs
- Punto de reposo de DiVA D210E V_{ds} =14 V, V_{gs} = -2.2 V



Figura 75. Curvas I-V de transistor HEMT de GaN de 2 mm medido en régimen pulsado en el punto de polarización (V_{ds} =14 V, V_{gs} = -2.2 V).



Figura 76. Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN de W_G =2 mm.



Figura 77. Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN de W_G =2 mm.

Como se puede ver en las figuras anteriores, este transistor es más difícil de controlar. Se observó que entre más grande es W_G y, más alto sea el valor de V_{gs} , el modelo de Angelov tiene dificultad para predecir con exactitud las curvas I-V del transistor, ya que éstas continúan incrementándose en la región saturada. Para voltajes menores del voltaje de oclusión V_T =-2.56 V, el modelo predice con más exactitud. El promedio del porcentaje de error fue de 12.55% en V_{gs} mayores a -1 V. Será necesario revisar las condiciones necesarias para que el modelo de Angelov [1996] sea válido para la región saturada del transistor de 2 mm. La comparación de los parámetros calculados y optimizados se muestra en la tabla V.

Parámetros de Angelov	Algoritmo en MatLab	Optimización en ADS	
$\mathbf{I}_{\mathbf{pk}}$	0.6958	0.5552	
V _{PK}	-1.0	-1.0	
α	2.8457	0.9676	
λ	0.0068	0.0055	
P ₁	0.6114	0.7845	
P ₂	0.2267	0.3362	
P ₃	0.2353	0.0892	
P4	-0.2498	0.0245	
P ₅	-0.0905	-0.0799	

Tabla V. Coeficientes del modelo de Angelov para transistor HEMT de GaN de W_G =2 mm a V_{ds} =14 V, V_{gs} =-2.2 V

Para este transistor se nota una mayor variación en los valores de los parámetros optimizados. La respuesta mejora ostensiblemente al incluir los elementos parásitos al funcionamiento del modelo. Aunque se sigue observando que la predicción en la región óhmica es muy pobre, la respuesta mejora en la región saturada.



Figura 78. Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de $W_G=2$ mm.



Figura 79. Comparación de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de $W_G=2$ mm.

- Ancho de compuerta $100 \,\mu m$ • Polarización $V_{ds} = [0:0.2:20] \,V, \,V_{gs} = [-3:0.2:0] \,V$ • V_T $V_{gs} = -2.54 \,V$
- Ancho de duración del pulso 1 µs
- Punto de reposo de DiVA D210E V_{ds} =14 V, V_{gs} = -2.2 V



Figura 80. Curvas I-V de transistor HEMT de GaN de W_G =100 µm medido en régimen pulsado en el punto de polarización (V_{ds} =14 V, V_{gs} = -2.2 V).



Figura 81. Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN de W_G = 100 µm.



Figura 82. Comparación de curvas $I_{ds}(V_{ds})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN de W_G = 100 µm.

En este transistor la predicción de las características I-V es muy buena, tanto para la región óhmica como la región saturada. Esto es debido a que, entre más pequeño es el ancho de compuerta del transistor es más fácil de controlar y hay menos dispersión de corriente entre los diferentes nodos de su circuitería, esto debido a que sus elementos parásitos son también menores. El promedio del porcentaje de error fue de 2.72%. Obsérvese que la variación del parámetro α en la tabla VI se mantiene hasta ahora en alrededor de una tercera parte entre el valor calculado y el valor optimizado de los transistores en oblea.

Parámetros de Angelov	Algoritmo en MatLab	Optimización en ADS

Tabla VI. Coeficientes del modelo de Angelov para transistor HEMT de GaN de W_G =100 µm a V_{ds} =14 V, V_{gs} =-2.2 V

Parámetros de Angelov	Algoritmo en MatLab	Optimización en ADS	
$\mathbf{I}_{\mathbf{pk}}$	0.0395	0.037	
V _{PK}	-1.2	-1.2	
α	4.2907	1.6658	
λ	0.0003	0.0002	
P ₁	0.7093	0.6608	
P ₂	-0.185	-0.029	
P ₃	0.4654	0.3192	
P4	0.1885	0.428	
P ₅	-0.0465	-0.061	

Un punto a observar es que, en las curvas I-V obtenidas con la optimización, la predicción de la región óhmica es inferior que la de nuestro algoritmo en el caso de los tres transistores. Por lo que podemos concluir que, aunque nuestra implementación de Angelov [1996] necesita más precisión en la región saturada del transistor de $W_G=2$ mm, tiene una predicción aceptable para ambas regiones de las curvas I-V para transistores en oblea, especialmente en transistores con menor ancho de compuerta, aún cuando no se contempla en la implementación los efectos de los elementos parásitos.



Figura 83. Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de W_G =100 µm.



Figura 84. Comparación de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de W_G =100 µm.

V.3.3 Resultados obtenidos con modelo de Angelov para transistor GaN encapsulado

- Polarización V_{ds} = [0:0.09:24] V, V_{gs} = [-4:0.4:1.6] V
- Ancho de duración del pulso 1 µs
- $V_{\rm T}$ $V_{\rm gs}$ =-2.6 V
- Punto de reposo de DiVA D210E $V_{ds}=0 V, V_{gs}=-1.6 V$



Figura 85. Curvas I-V de transistor HEMT de GaN CGH35015F encapsulado medido en régimen pulsado con punto de polarización en $(V_{ds}=0 V, V_{gs}=-1.6 V)$



Figura 86. Comparación de curvas $I_{ds}(V_{gs})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN CGH35015F.



Figura 87. Comparación de curvas $I_{ds}(V_{ds})$ medidas y calculadas con modelo de Angelov en MatLab para transistor GaN CGH35015F.

El modelo de Angelov [1996] resulta poco eficiente para calcular las curvas I-V en el caso del transistor encapsulado. Sin embargo, al aplicar la optimización de parámetros la respuesta mejoró en la región de saturación, si bien en la región óhmica aún se observa una total discordancia. Aún así, en el caso de este transistor se obtienen mejores resultados con el modelo de Angelov [1996] que utilizando el modelo de transconductancia. Como se puede observar, el parámetro α en la tabla VII no varió mucho con la optimización, por lo que el modelo sólo resulta confiable para el transistor encapsulado cuando éste opere a altos valores de V_{ds} .

Tabla VII. Coeficientes del modelo de Angelov para transistor HEMT de Ga
N CGH35015F encapsulado a $V_{ds}{=}0$ V, $V_{gs}{=}{-}1.6$ V

Parámetros de Angelov	Algoritmo en MatLab	Optimización en ADS		
$\mathbf{I}_{\mathbf{pk}}$	0.6958	0.5831		
V_{PK}	-0.4	-0.6		
α	3.5406	4.2479		
λ	0.0016	0.0031		
P ₁	0.5645	0.5833		
P ₂	-0.313	-0.1614		
P ₃	0.0126	0.0116		
P4	0.0388	0.0949		
P ₅	0.0036	0.0093		



Figura 88. Comparación de curvas $I_{ds}(V_{gs})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN CGH35015F.



Figura 89. Comparación de curvas $I_{ds}(V_{ds})$ medidas (líneas continuas) y optimizadas en ADS (líneas -.) para transistor GaN de CGH35015F.

Capítulo VI

Resultados del modelo no lineal de capacitancias intrínsecas C_{gs} y C_{gd}

VI.1 Introducción

En este capítulo se describe el modelo de capacitancias intrínsecas C_{gs} y C_{gd} propuesto para transistores GaN. Se explica el procedimiento para el cálculo de los parámetros del modelo y los coeficientes utilizados para transistores de diferentes anchos de compuerta. Se muestra el criterio que se utilizó para el tratamiento de C_{ds} .

En este trabajo de tesis se analizaron varios transistores de AlGaN/GaN fabricados en un substrato de Si, suministrados por Nitronex Corporation. Se utilizaron tres transistores en oblea y un transistor encapsulado de número CGH35015F. Se muestran los resultados observados para la extracción de parámetros extrínsecos e intrínsecos, la predicción de capacitancias intrínsecas, el resultado para el cálculo de fuentes de cargas y corrientes de compuerta, y la implementación del modelo no lineal del transistor en el simulador ADS.

Se realizaron mediciones de parámetros S en distintas condiciones de polarización para la obtención del modelo no lineal del transistor y mediciones en régimen pulsado para la implementación del modelo de corriente. Las mediciones en RF se realizaron en el rango de 0.045–20 GHz utilizando el analizador de redes HP8510, controlado por el software Limcal [Zuñiga-Juárez, 2008]. Se necesitaron los estándares de calibración de industrias GGB modelo CS-5, las puntas de prueba modelo 50A-GSG-150P, y la máquina de puntas SUMMIT 9000 utilizada para estructuras coplanares. El equipo utilizado y las configuraciones implementadas para llevar a cabo las mediciones para cada caso se describen en Anexos 2 y 3.

VI.2 Modelo de capacitancias intrínsecas Cgs y Cgd

El modelo desarrollado es capaz de predecir las capacitancias intrínsecas C_{gs} y C_{gd} en el plano de los voltajes de control V_{gs} y V_{ds} , por lo que se trata de un modelo bidimensional. El cálculo de los coeficientes del modelo se basan en las características C-V que presenta el transistor mientras está operando a diferentes condiciones de polarización, por lo que no se requiere mucho tiempo de procesamiento para aplicar el modelo.

Se mencionaron en el capítulo IV, dos modelos de capacitancias no lineales, los modelos de Angelov [1999] y José Pedro [2004]. Básicamente, estos modelos utilizan la función matemática tangente hiperbólica (*tanh*) para representar la forma de campana de la capacitancia respecto a V_{gs} . Habiendo observado dicha forma de campana en las curvas de $C_{gs}(V_{gs})$ que obtuvimos de la extracción de parámetros intrínsecos, el modelo propuesto utiliza la forma básica que comparten los modelos anteriores, denotada como:

$$C_{gs0} + v \left[1 + tanh \left(\alpha \left(V_{gs} + V_m \right) \right) \right] , \qquad (158)$$

siendo C_{gs0} un valor inicial y V_m un desplazamiento en el eje horizontal de la curva. Esta expresión, sin embargo, es capaz de predecir el crecimiento y forma de la curva de C_{gs} , pero no predice su decremento para valores altos de V_{gs} . Es por eso que se agrega un término a la forma básica de la capacitancia para predecir mejor C_{gs} en dicha región. La expresión para la capacitancia C_{gs} se denota:

$$C_{gs}(V_{gs}) = A_{cgs} \{ 1 + Tanh[K_{cgs}(Vgs - V_{cgs})] \} N^{M_{cgs}*Vgs} , \qquad (159)$$

donde A_{Cgs} se refiere a la magnitud de la curva, K_{Cgs} controla la pendiente de la curva, V_{Cgs} define el centro de la pendiente de la curva, y M_{Cgs} hace referencia al decrecimiento de la curva por la redistribución de carga. El término N es un valor constante, generalmente 2.

Los coeficientes del modelo de $C_{gs}(V_{gs})$ se calculan con las siguientes ecuaciones:

$$A_{Cgs} = \frac{\max\left(C_{gs}\right)}{N} * \alpha_{gs} , \qquad (160)$$

$$K_{Cgs} = \frac{\max{(C_{gs}(n))}}{1x10^{-13}} * \sigma_{gs} , \qquad (161)$$

$$V_{Cgs} = V_{gsmax} - \alpha_{gs} , \qquad (162)$$

$$M_{Cgs} \approx \frac{V_{gsmax}}{20\alpha_{gs}},\tag{163}$$

donde V_{gsmax} es el valor de V_{gs} al cual ocurre el máximo de C_{gs} . *n* es el número de puntos medidos en V_{gs} . Como se puede ver, la mayoría de los coeficientes se calculan de forma directa y no requieren de la resolución de complicadas ecuaciones, por lo que tiene esta ventaja sobre el modelo de Angelov [1999] para capacitancias. Además, el modelo propuesto predice mejor el decrecimiento de C_{gs} para altos valores de V_{gs} , por lo que en esta región supera al modelo de José Pedro [2004]. En la tabla VIII se presentan los valores aproximados de los coeficientes α_{gs} y σ_{gs} ; estos coeficientes tienen una variación de ±0.1 y ±0.02, respectivamente.

Tabla VIII. Variación de términos de ecuación analítica de C_{gs}

WG	100 µm	300 µm	2 mm	Encapsulado
$lpha_{gs}$	0.9	1.1	0.7	0.6
σ_{gs}	1/2	1/4	1/15	1/14

Es un proceso complejo encontrar expresiones que describan adecuadamente el comportamiento de las capacitancias intrínsecas como funciones de un voltaje remoto. En particular, cuando se intentan describir las características de C_{gd} respecto a V_{ds} con un voltaje de compuerta variante [Wei, 1998].

El modelo de José Pedro [2004] considera C_{gd} constante respecto a V_{ds} , sin embargo esta capacitancia presenta un decrecimiento constante respecto a V_{ds} , por lo que formulamos la siguiente expresión:

$$C_{gd}(V_{ds}) = C_{gd0}[N^{A*Vds} + N^{B*Vds} + N^{C*Vds}], \qquad (164)$$

donde:

$$C_{gd0} = \min\left(C_{gd}\right),\tag{165}$$

$$C_{gdf} = \frac{\max\left(C_{gd}\right)}{3},\tag{166}$$

$$A = \frac{-c_{gd0}}{1x10^{-12}} * \alpha_{gd} , \qquad (167)$$

$$B = \frac{-c_{gdf}}{1x10^{-12}} * 2\alpha_{gd} , \qquad (168)$$

$$C = \frac{-C_{gdf}}{10x10^{-12}} * 3\alpha_{gd} \,. \tag{169}$$

El término $\alpha_{gd} \approx 3$ en los transistores de $W_G=100 \ \mu\text{m}$ y $W_G=300 \ \mu\text{m}$, y $\alpha_{gs} \approx 0.3$ para los transistores de $W_G=2 \ \text{mm}$ y el transistor encapsulado. Se considera que C_{gd} es constante respecto a V_{gs} .

La capacitancia intrínseca C_{ds} presentó para todos los transistores analizados un comportamiento caótico para altos valores de V_{gs} , por lo que se decidió utilizar la aproximación de sólo una curva de C_{ds} para un valor intermedio de V_{gs} . En los valores intermedios de V_{gs} , esta capacitancia presentó un comportamiento aproximado a una curva tangencial hiperbólica, por lo que se utilizó la forma básica de la predicción de capacitancia intrínseca con respecto a V_{ds} .

$$C_{ds}(V_{ds}) = C_{ds0} + A_{ds} \{ tanh(K_{ds}(V_{ds} - X)) e^{M_{ds}V_{ds}} \},$$
(170)

donde C_{ds0} es el valor inicial de C_{ds} y los demás coeficientes tienen definiciones homologas a los coeficientes de la expresión de C_{gs} . En la tabla IX se muestran los coeficientes utilizados para cada transistor.

WG	100 µm	300 µm	2 mm	Encapsulado
X	3	3.2	3.5	4
M _{ds}	-0.03	-0.12	-0.02	-0.09
K _{ds}	2	2	1.6	1.9

Tabla IX. Variación de términos de ecuación analítica de C_{ds}

Teniendo estas expresiones es posible calcular las fuentes de carga y corriente necesarias para la implementación del modelo no cuasi-estático de gran señal. Una ventaja de este modelo es que nos permite determinar las curvas C-V del transistor para cualquier condición de polarización, obteniendo una mejor simulación del transistor intrínseco.

VI.3 Resultados de extracción de parámetros extrínsecos e intrínsecos

VI.3.1 Extracción de parámetros extrínsecos

En esta sección se muestra el resultado de la extracción de parámetros extrínsecos utilizando el método de Zarate [2007], explicado en III.3.2. De la figura 90 a la figura 97, se muestra la independencia de los elementos parásitos a la polarización a la que está operando el transistor.

Se presentan las resistencias e inductancias parásitas con respecto a distintos valores de I_{gs} ; y las capacitancias parásitas se observan respecto a V_{gs} , cuando el transistor está ocluido. El valor reportado de cada parámetro se refiere al promedio de todos los puntos extraídos para dicho parámetro.

VI.3.1.1 Transistor AlGaN/GaN en oblea de W_G=100 µm



Figura 90. Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor GaN de W_G=100 µm. R_g =0.4739 Ω , R_s =7.0842 Ω , R_d =13.6228 Ω , L_g =47.5870 pH, L_s =6. 5233 pH, L_d =65.5898 pH.



Figura 91. Capacitancias extrínsecas respecto a V_{gs} del transistor GaN de W_G=100 µm. C_{pg} =5.34 fF, C_{pd} =27.831 fF.



Figura 92. Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor GaN de W_G=300 µm. R_s =2.2160 Ω , R_d =5.0258 Ω , R_g =1.2796 Ω , L_s =0.3111 pH, L_d =61.5484 pH, L_g =72.6720 pH.



Figura 93. Capacitancias extrínsecas respecto a V_{gs} del transistor GaN de W_G=300 µm. C_{pg} =6.4148 fF, C_{pd} =34.2023 fF.



Figura 94. Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor GaN de W_G=2 mm. R_g =0.9083 Ω , R_s =0.3927 Ω , R_d =1.2027 Ω , L_g =48.46 pH, L_s =1.33 pH, L_d =109.78 pH.



Figura 95. Capacitancias extrínsecas respecto a V_{gs} del transistor GaN de W_G=2 mm. C_{pg} =110.5106 fF, C_{pd} =256.8187 fF.



Figura 96. Resistencias e inductancias extrínsecas respecto a I_{gs} del transistor GaN encapsulado. R_s =0.281 Ω , R_d =2.139 Ω , R_g =1.133 Ω , L_s =70.741 pH, L_d =1.2623 nH, L_g =1.445 nH.



Figura 97. Capacitancias extrínsecas respecto a V_{gs} del transistor GaN encapsulado. C_{pg} =2.484 pF, C_{pd} =1.305 pF.

VI.3.2 Extracción de parámetros intrínsecos

En esta sección se muestran los parámetros intrínsecos calculados con el método de Berroth [1990], explicado en III.4.3, para cada transistor analizado. En las figuras 98 a 123, se presentan los parámetros intrínsecos en función de los voltajes de control V_{gs} y V_{ds} . Para validar la correcta extracción de elementos intrínsecos se muestra la comparación de parámetros S medidos y calculados para tres estados de polarización.

Los parámetros S medidos se denotan S_{11} , S_{12} , S_{21} y S_{22} , y los parámetros calculados se denotan S_{11c} , S_{12c} , S_{21c} y S_{22c} . En general, se obtuvieron buenos resultados en la extracción, aunque en el transistor encapsulado resultó imposible llegar a una buena aproximación para S_{22} , debido a dificultades en la medición del transistor.

VI.3.2.1 Transistor AlGaN/GaN en oblea de W_G=100 µm



Figura 98. Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN de W_G=100 µm.



Figura 99. Transconductancia g_m y Conductancia de salida g_{ds} de transistor GaN de W_G=100 µm.



Figura 100. Capacitancia intrínsec
a C_{ds} y Constante τ de transistor GaN de W
G=100 $\mu m.$



Figura 101. Resistencias intrínsecas R_i y R_{gd} de transistor GaN de W_G=100 µm.



Figura 102. Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5 V) de transistor GaN de W_G=100 µm.



Figura 103. Comparación de parámetros S en polarización (V_{gs} =0 V, V_{ds} =20 V) de transistor GaN de W_G=100 µm.



Figura 104. Comparación de parámetros S en polarización (V_{gs} =-0.8 V, V_{ds} =10 V) de transistor GaN de W_G=100 µm.





Figura 105. Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN de W_G=300 µm.



Figura 106. Transconductancia g_m y Conductancia g_{ds} de transistor GaN de W_G=300 µm.



Figura 107. Resistencias intrínsecas R_i y R_{gd} de transistor GaN de W_G=300 µm.



Figura 108. Capacitancia intrínsec
a C_{ds} y Constante τ de transistor GaN de W
G=300 $\mu m.$



Figura 109. Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5 V) de transistor GaN de W_G=300 µm.



Figura 110. Comparación de parámetros S en polarización (V_{gs} =0 V, V_{ds} =20 V) de transistor GaN de W_G =300 µm.



Figura 111. Comparación de parámetros S en polarización (V_{gs} =-0.8 V, V_{ds} =10 V) de transistor GaN de W_G=300 µm.

VI.3.2.3 Transistor AlGaN/GaN en oblea de W_G=2 mm



Figura 112. Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN de W_G=2 mm.



Figura 113. Transconductancia g_m y Conductancia de salida g_{ds} de transistor GaN de W_G=2 mm.



Figura 114. Resistencias intrínsecas R_i y R_{gd} de transistor GaN de W_G=2 mm.



Figura 115. Capacitancia intrínseca C_{ds} y Constante τ de transistor GaN de W_G=2 mm.



Figura 116. Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5 V) de transistor GaN de W_G=2 mm.



Figura 117. Comparación de parámetros S en polarización (V_{gs} =0 V, V_{ds} =20 V) de transistor GaN de W_G=2 mm.

VI.3.2.4 Transistor GaN encapsulado CGH35015F



Figura 118. Capacitancias intrínsecas C_{gs} y C_{gd} de transistor GaN encapsulado.



Figura 119. Transconductancia g_m y Conductancia g_{ds} de transistor GaN encapsulado.



Figura 120. Resistencias intrínsecas R_i y R_{gd} de transistor GaN encapsulado.



Figura 121. Capacitancia intrínsec
a C_{ds} y Constante τ de transistor GaN encapsulado.



Figura 122. Comparación de parámetros S en polarización (V_{gs} =-2.4 V, V_{ds} =5 V) para transistor encapsulado.



Figura 123. Comparación de parámetros S en polarización ($V_{gs}=0$ V, $V_{ds}=20$ V) para transistor encapsulado.

VI.4 Resultados de predicción de capacitancias intrínsecas C_{gs} y C_{gd.}

En esta sección se muestra la comparación entre capacitancias intrínsecas medidas y simuladas con el modelo propuesto de capacitancias C_{gs} y C_{gd} . Se muestra cada capacitancia respecto a un voltaje de control. Sin embargo, gracias al cálculo automático de los coeficientes del modelo, es posible también observar la comparación respecto a ambos voltajes de control como se muestra en las gráficas 3D. Para la capacitancia C_{ds} se presenta la aproximación correspondiente al valor de V_{gs} utilizado para el análisis de cada transistor. Se presentan los resultados del modelo para cada transistor analizado.

VI.4.1 Transistor AlGaN/GaN en oblea de W_G=100 µm



Figura 124. Comparación de capacitancia intrínsec
a $C_{gs}(V_{gs})$. (-) Método de Berroth, (o) Modelo propuesto.



Figura 125. Comparación de capacitancia intrínseca $C_{gs}(V_{gs}, V_{ds})$. (a) C_{gs} calculada con método de Berroth, (b) Modelo propuesto.


Figura 126. Comparación de capacitancia intrínseca $C_{gd}(V_{ds})$. (-) Método de Berroth, (o) Modelo propuesto.



Figura 127. Comparación de capacitancia intrínseca $C_{gd}(V_{gs}, V_{ds})$. (a) C_{gd} calculada con método de Berroth, (b) Modelo propuesto.



Figura 128. Aproximación de capacitancia intrínseca $C_{ds}(V_{ds})$. (-) Método de Berroth, (0) Modelo propuesto para V_{gs} =-2 V.

VI.4.2 Transistor AlGaN/GaN en oblea de W_G=300 µm



Figura 129. Comparación de capacitancia intrínseca $C_{gs}(V_{gs})$. (-) Método de Berroth, (o) Modelo propuesto.



Figura 130. Comparación de capacitancia intrínseca $C_{gs}(V_{gs}V_{ds})$. (a) C_{gs} calculada con método de Berroth, (b) Modelo propuesto.



Figura 131. Comparación de capacitancia intrínseca $C_{gd}(V_{ds})$. (-) Método de Berroth, (o) Modelo propuesto.



(a) (b) Figura 132. Comparación de capacitancia intrínseca $C_{gd}(V_{gs}, V_{ds})$. (a) C_{gd} calculada con método de Berroth, (b) Modelo propuesto.



Figura 133. Aproximación de capacitancia intrínseca $C_{ds}(V_{ds})$. (-) Método de Berroth,(o)Modelo propuesto para V_{gs} =-2 V.

VI.4.3 Transistor AlGaN/GaN en oblea de W_G=2 mm



Figura 134. Comparación de capacitancia intrínseca $C_{gs}(V_{gs})$. (-) Método de Berroth, (o) Modelo propuesto. (o)



(a) (b) Figura 135. Comparación de capacitancia intrínseca $C_{gs}(V_{gs}, V_{ds})$. (a) C_{gs} calculada con método de Berroth, (b) Modelo propuesto.



Figura 136. Comparación de capacitancia intrínseca $C_{gd}(V_{ds})$. (-) Método de Berroth, (o) Modelo propuesto.



(a) (b) Figura 137. Comparación de capacitancia intrínseca $C_{gd}(V_{gs}, V_{ds})$. (a) C_{gd} calculada con método de Berroth, (b) Modelo propuesto.



Figura 138. Aproximación de capacitancia intrínseca $C_{ds}(V_{ds})$. (-) Método de Berroth, (0) Modelo propuesto para V_{gs} =-1.5 V.

VI.4.4 Transistor GaN encapsulado CGH35015F



Figura 139. Comparación de capacitancia intrínseca $C_{gs}(V_{gs})$. (-) Método de Berroth, (o) Modelo propuesto.



(a) (b) Figura 140. Comparación de capacitancia intrínseca $C_{gs}(V_{gs}, V_{ds})$. (a) C_{gs} calculada con método de Berroth, (b) Modelo propuesto.



Figura 141. Comparación de capacitancia intrínseca $C_{gd}(V_{ds})$. (-) Método de Berroth, (o) Modelo propuesto para V_{ds} =-0.6 V.



Figura 142. Aproximación de capacitancia intrínseca $C_{ds}(V_{ds})$. (-) Método de Berroth, (o) Modelo propuesto aplicado para V_{gs} =-0.6 V.

VI.5 Resultados de cálculo de fuentes de carga de compuerta Q_{gs} y Q_{gd}

En esta sección se muestran los resultados para el cálculo de cargas de compuerta Q_{gs} y Q_{gd} utilizando el modelo de Jarndal [2006], descrito en IV.4.3. Se presentan los resultados en función de los voltajes de control V_{gs} y V_{ds} para el transistor en oblea de W_G =100 µm. Los resultados correspondientes a los otros transistores analizados se encuentran en Anexos 4.

En el caso de la fuente de carga Q_{gs} se observó, para todos los transistores analizados, que su valor aumenta tanto si V_{ds} o V_{gs} aumentan. De este modo, a una mayor polarización, Q_{gs} será siempre mayor. Q_{gs} tendrá valores más altos entre más grande sea el ancho de compuerta del transistor. Para la fuente de carga Q_{gd} , se observó que su valor decrece conforme V_{ds} aumenta y crece muy ligeramente cuando V_{gs} aumenta, por lo que es considerado constante respecto a V_{gs} . Una vez más, se observa el efecto de W_G , los valores de Q_{gd} son mayores entre más grande sea el ancho de compuerta.

<u>VI.5.1 Transistor AlGaN/GaN en oblea de W_G=100 µm</u>



Figura 143. Fuente de carga de compuerta $Q_{gs}(pC)$ con respecto a V_{gs} y V_{ds} de transistor de $W_G=100 \ \mu m$.



Figura 144. Fuente de carga de compuerta $Q_{gs}(V_{ds}, V_{gs})$ de transistor de W_G=100 µm.



Figura 145. Fuente de carga de compuerta Q_{gd} (pC) con respecto a V_{gs} y V_{ds} de transistor de $W_G=100 \ \mu m$.



Figura 146. Fuente de carga de compuerta $Q_{gd}(V_{ds}, V_{gs})$ de transistor de W_G=100 µm.

VI.6 Resultados de transcapacitancia y fuentes de corriente de compuerta Igs e Igd

Las fuentes de corriente I_{gs} e I_{gd} son calculadas mediante la aplicación del concepto de transcapacitancia no lineal explicado en IV.5.2. Conociendo previamente el comportamiento de las fuentes de carga Q_{gs} y Q_{gd} , obtenemos los valores de las fuentes de corriente de compuerta asociadas a cada fuente de carga mediante las ecuaciones (124) y (125). Nuevamente, se presentan los resultados correspondientes al transistor en oblea de W_G =100 µm y las figuras de transcapacitancia y fuentes de corriente de los otros transistores se muestran en Anexos 5.

VI.6.1 Transistor AlGaN/GaN en oblea de W_G=100 µm



Figura 147. Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} con respecto a V_{gs} para transistor de W_G=100 μ m.



Figura 148. Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds} para transistor de $W_G=100 \ \mu m$.



Figura 149. Fuente de corriente de compuerta $I_{gs}(V_{ds}, V_{gs})$ para transistor de W_G=100 µm.



Figura 150. Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y V_{ds} para transistor de $W_G=100 \ \mu m$.



Figura 151. Fuente de corriente de compuerta $I_{gd}(V_{ds}, V_{gs})$ para transistor de W_G=100 µm.

Del comportamiento de las fuentes de corriente de todos los transistores analizados se puede concluir que, I_{gs} aumenta en función de ambos voltajes de control, sin embargo respecto a V_{gs} su crecimiento es moderado, por lo que se considera constante respecto Vgs. I_{gd} se considera constante respecto a V_{gs} y aumenta respecto a V_{ds} .

VI.7 Implementación del modelo no lineal en simulador ADS

Utilizando el modelo de capacitancias C_{gs} y C_{gd} propuesto, podemos obtener los valores de las fuentes de carga, Q_{gs} y Q_{gd} , y corriente, I_{gs} e I_{gd} , para todo punto de polarización. Es entonces posible generar tablas de las fuentes de carga y corriente en función de V_{gs} y V_{ds} , así como de los parámetros intrínsecos, y utilizarlas para obtener la simulación no lineal del transistor, por lo que se genera un modelo empírico basado en tablas de elementos dependientes de la polarización. De esta manera, la parte intrínseca no lineal del transistor es representada por un componente SDD (Symbollicaly Defined Device), como se muestra en la figura 152.

Se utilizan los puertos 2 y 3 para representar las fuentes de carga y corriente. Las resistencias intrínsecas R_i y r_{gd} , limitadas a no presentar resistencias negativas, se localizan en los puertos 5 y 6. La corriente de drenador-fuente I_{ds} se implementa en el puerto 8. Los puertos que no son utilizados se cierran con una resistencia R_1 , R_2 y R_3 de valor de 1 Ω para evitar conexiones o influencias accidentales en estos nodos.

Los elementos extrínsecos se representan mediante elementos concentrados. Los elementos C_{GT} , C_{DT} , R_{GT} y R_{DT} , variantes respecto a la polarización, actúan como mecanismos de control en la entrada y salida del transistor intrínseco. Se utilizan estos elementos para compensar los efectos de calentamiento y de trampas, los cuales no están incluidos en el modelo. Por tanto, utilizando estos elementos se mejora la predicción del modelo. Las conexiones en el esquemático se realizan de acuerdo a la topología mostrada en la figura 50. De este modo, se obtiene una representación del modelo no cuasi-estático en gran señal para transistores HEMT basados en GaN.

A continuación se muestran los resultados de la simulación del circuito no lineal para los transistores analizados en dos puntos de polarización para cada transistor. Los transistores en oblea fueron medidos de 0.045 GHz a 20 GHz y el transistor encapsulado fue medido de 0.5 GHz a 5 GHz. Se lleva a cabo la comparación entre los parámetros S medidos de cada transistor y los parámetros S obtenidos a partir de la simulación del modelo no cuasi-estático en gran señal. Las líneas continuas de las gráficas se refieren a los parámetros S medidos y las líneas punteadas (-.) se refieren a los parámetros S simulados a partir del modelo no cuasi-estático.



Figura 152. Esquemático implementado en ADS para la simulación del modelo de gran señal basado en tablas de elementos dependientes de la polarización del transistor.

VI.7.1 Transistor AlGaN/GaN en oblea de W _G =100 µm	
Polarización del transistor:	V_{ds} =[0:1:20] V
	V_{gs} =[-3.0:0.1:0] V
Frecuencia	f=[0.045:20] GHz
Punto de polarización	V_{gs} =-2.3 V, V_{ds} =10 V



Figura 153. Comparación de parámetros S medidos y obtenidos con la simulación del circuito no lineal. Parámetros de control: C_{GT} =230 fF, C_{DT} =75 fF, R_{GT} =5 Ω , R_{DT} =390 Ω .



Figura 154. Comparación de parámetros S medidos y obtenidos con la simulación del circuito no lineal. Parámetros de control: C_{GT} =226 fF, C_{DT} =75 fF, R_{GT} =3 Ω , R_{DT} =200 Ω .

VI.7.2 Transistor AlGaN/GaN en oblea de $W_G=300 \mu m$

Polarización del transistor:	V_{ds} =[0:1:20] V
	V_{gs} =[-3.0:0.1:0] V
Frecuencia	f=[0.045:20] GHz
Punto de polarización	V_{gs} =-2.3 V, V_{ds} =10 V



Figura 155. Comparación de parámetros S medidos y obtenidos con la simulación del circuito no lineal. Parámetros de control: C_{GT} =700 fF, C_{DT} =10 fF, R_{GT} =3 Ω , R_{DT} =2 Ω .

Punto de polarización

 V_{gs} =-0.1 V, V_{ds} =20 V



Figura 156. Comparación de parámetros S medidos y obtenidos con la simulación del circuito no lineal. Parámetros de control: C_{GT} =675 fF, C_{DT} =44 fF, R_{GT} =3 Ω , R_{DT} =24 Ω .

VI.7.4 Transistor GaN encapsulado CGH35015F

V_{ds} =[0:0.2:20] V
V_{gs} =[-2.7:0.1:1.8] V
f=[0.5:5] GHz
V_{gs} =-2.3 V, V_{ds} =10 V



Figura 157. Comparación de parámetros S medidos y obtenidos con la simulación del circuito no lineal. Parámetros de control: C_{GT} =1.5 pF, C_{DT} =1 fF, R_{GT} =5 Ω , R_{DT} =286 Ω .

Punto de polarización

 V_{gs} =-0.1 V, V_{ds} =20 V



Figura 158. Comparación de parámetros S medidos y obtenidos con la simulación del circuito no lineal. Parámetros de control: C_{GT} =1.2 pF, C_{DT} =0.01 fF, R_{GT} =2 Ω , R_{DT} =315 Ω

En general, la buena aproximación de los parámetros medidos contra los simulados indican un correcto traslado entre el circuito eléctrico equivalente en pequeña señal con el modelo basado en tablas en gran señal. Se puede observar que los parámetros S_{21} y S_{22} son los que tienen una mayor discordancia. Para corregir este problema será necesario incluir un algoritmo o condiciones que representen los efectos de autocalentamiento durante la medición del transistor, en vez de utilizar los elementos de control C_{GT} , R_{GT} , C_{DT} y R_{DT} para representar estos efectos.

Capítulo VII

Conclusiones

VII.1 Conclusiones

El tema de tesis presentado trata del desarrollo de un modelo empírico para predecir el comportamiento de las capacitancias intrínsecas C_{gs} y C_{gd} de los transistores de efecto de campo basados en tecnología GaN. El modelo es capaz de predecir las capacitancias intrínsecas C_{gs} y C_{gd} en el plano de los voltajes de control V_{gs} y V_{ds} , lo cual resulta útil debido a que las aplicaciones de estos transistores son en dispositivos de potencia que operan en régimen no lineal.

Los coeficientes del modelo se calculan en base a las características del transistor mientras está operando a diferentes condiciones de polarización. Principalmente se basa en los valores máximos y mínimos de las capacitancias intrínsecas, y en los voltajes de control a los cuales ocurren estos fenómenos. Esto representa una ventaja en comparación con anteriores modelos de capacitancias intrínsecas, algunos de los cuales requieren de métodos numéricos para la determinación de sus parámetros, como en el caso del modelo de Angelov [1999], o sus parámetros se determinan a prueba y error, como en el modelo de José Pedro [2004]. Además, con el cálculo de coeficientes automático que se propone, es posible determinar las curvas C-V del transistor para cualquier condición de polarización, por lo que no es necesario conformarse con un promedio de las curvas de capacitancia analizada.

Otro de los objetivos de la tesis fue modelar las capacitancias intrínsecas C_{gs} y C_{gd} en función de la corriente no lineal que fluye entre sus terminales, para obtener un modelo de gran señal viable de ser implementado en el simulador ADS como una serie de simples ecuaciones. Debido a que dichas corrientes no lineales, I_{gs} e I_{gd} , no se pueden medir directamente, se investigó e implementó el elemento de transcapacitancia para determinarlas analíticamente.

También se aplicó el modelo de Jarndal [2006] para calcular las fuentes de carga de compuerta, Q_{gs} y Q_{gd} , y se utilizaron para implementar el modelo no cuasiestático de gran señal en ADS por medio de componentes SDD.

También se implementaron dos modelos de corriente, uno fue el modelo de Angelov [1996] y el otro fue la determinación de I_{ds} a partir de un modelo de transconductancia presentado en esta tesis. Si bien se obtuvieron mejores resultados con el modelo de Angelov para predecir las características I-V en la región saturada, esto fue después de incluir los efectos de los elementos extrínsecos y de realizar la optimización de sus parámetros. El modelo de I_{ds} obtenido a partir de la transconductancia predijo mejor las características I-V desde la región óhmica para transistores en oblea. Este modelo podría ser viable de lograr una mejor predicción en transistores encapsulados, si se logra un mejor cálculo de g_m .

La implementación del modelo no lineal del transistor en ADS se mostró satisfactoria al comprobar una correlación aceptable entre los parámetros S, medidos y calculados a partir del nuevo modelo de capacitancias intrínsecas. El modelo fue congruente para los cuatro transistores analizados: tres transistores en oblea de 100 μ m, 300 μ m y 2 mm de ancho de compuerta, y un transistor encapsulado.

VII.2 Aportaciones

- Investigación de varios métodos desarrollados en la literatura para modelar las capacitancias intrínsecas C_{gs} y C_{gd} del circuito eléctrico equivalente de transistores de potencia por medio de expresiones analíticas empíricas.
- Desarrollo de un modelo no lineal de las capacitancias intrínsecas C_{gs} y C_{gd} en función de los voltajes de control V_{gs} y V_{ds} , para transistores basados en tecnología de nitruro de galio (GaN).

- Investigación e implementación del elemento de transcapacitancia para la determinación de las corrientes no lineales, I_{gs} e I_{gd} , que fluyen entre las terminales de las capacitancias intrínsecas.
- Formulación de una expresión analítica para predecir las curvas de transconductancia g_m en el plano de V_{gs} .
- Implementación del dispositivo SDD en la plataforma ADS como herramienta de simulación de elementos no lineales.

VII.3 Trabajo futuro

- Implementar una mejora en el modelo de Angelov para la predicción en la región óhmica de transistores basados en tecnología GaN.
- Mejorar el modelo de transconductancia g_m presentado en esta tesis para la determinación de las curvas I-V del transistor GaN.
- Agregar al modelo de corriente un algoritmo que considere los efectos térmicos (autocalentamiento y variaciones de temperatura externas) que ocurren durante la medición del transistor.
- Validación del modelo no lineal de capacitancias intrínsecas por medio de la comparación entre datos medidos y simulados de AM-PM, AM-AM e IM₃.
- Desarrollo de un modelo no lineal para la capacitancia intrínseca C_{ds} .
- Implementación del modelo de capacitancias como herramienta en el diseño de amplificadores de potencia.

Referencias

- ▶ Aaen P., Plá J. and Wood J. 2007, "Modeling and Characterization of RF and Microwave Power FETs", *Cambridge, UK: Cambridge University Press*, 362 p.
- Agilent Technologies 2004, "Manual SDD Agilent User-Defined Models", 290 p.
- Angelov I., Bengtsson L. and García M. 1996, "Extensions of the Chalmers Nonlinear HEMT and MESFET Model", *IEEE Transactions on Microwave Theory* and Techniques, 44(10): 1664-1674 p.
- Angelov I., Rorsman N., Stenarson J., García M. and Zirath H. 1999, "An Empirical Table-Based FET Model", *IEEE Transactions on Microwave Theory and Techniques*, 47(12): 2350-2356 p.
- Anholt R. 1995, "Electrical and Thermal Characterization of MESFETs, HEMTs, and HBTs." *Norwood, MA: Artech House*, 310 p.
- Berroth M. y Bosh R. 1990, "Broad-band Determination of the FET Small-Signal Equivalent Circuit," *IEEE Trans. Microwave Theory Tech.*, 38(7): 891-895 p.
- Brady R., Oxley C. and Brazil T. 2008, "An Improved Small-Signal Parameter-Extraction Algorithm for GaN HEMT Devices", *IEEE Transactions on Microwave Theory and Techniques*, 56(7): 1535-1544 p.
- Cabral P., Pedro J. and Carvalho N. 2004, "Nonlinear Device Model of Microwave Power GaN HEMTs for High Power-Amplifier Design", *IEEE Transactions on Microwave Theory and Techniques*, 52(11): 2585-2592 p.
- Calvo M., Winson P. and Snider A.D. 1993, "Mechanistic Interpretation of the transcapacitance element", *Southeastcon '93 Proceedings IEEE*, April: 4-7 p.
- Dambrine G., Cappy A., Heliodore F. and Playez E. 1998, "A New Method for Determining the FET Small-Signal Equivalent Circuit". *IEEE Transactions on Microwave Theory and Techniques*, 36(7): 1151-1159 p.
- Elhambri S., Berney R., Mitchell W.C. and Roberts J.C. 2004, "An Electrical Characterization of a Two Dimensional Electron Gas in GaN/AlGaN on Silicon Substrates", *Journals of Applied Physics*, 95(12): 7982-7989 p.
- Estrada Mendoza J. 2009, "Desarrollo de un nuevo método de extracción de los elementos intrínsecos del circuito eléctrico equivalente de transistores de potencia a base de nitruro de galio utilizando los puntos extremos de los parámetros de admitancia", CICESE, Ensenada, Baja California, México, 104 p.

- ▶ Feenstra R.M., Northrup J.E. and Neugebauer J. 2002, *MRS Internet J. Nitride Semiconductor Res.*, 7(3).
- Forestier S., Fasseling T., Bouysse P., Quere R. and Nebus J.M. 2004, "A New Nonlinear Capacitance Model of Millimeter Wave Power PHEMT for Accurate AM/AM-AM/PM Simulations", *IEEE Microwave and Wireless Components Letters*, 14(1): 43-45 p.
- ▶ Golio J. M. 1991, "Microwave MESFETs and HEMTs." Boston." *Norwood, MA: Artech House*, 368 p.
- Homayouni S., Schreurs D., Crupi G. and Nauwelaers B.K.J.C. 2009, "Technology-Independent Non-Quasi-Static Table-Based Nonlinear Model Generation", *IEEE Transaction on Microwave Theory and Techniques*, 57(12):2845-2852 p.
- Ibbetson J.P., Fini P.T., Ness K.D., DenBaars S.P., Speck J.S. and Mishra U.K. 2000, "Polarization effects, surface states, and the source of electronsin AlGaN/GaN heterostructure field effect transistors," *Applied Physics Letters*, 77: 250.
- ▶ Jarndal A., 2006, "Large-Signal Modelling of GaN Device for High Power Amplifier Design. Thesis", *Kassel, Germany, Kassel University Press*, 106 p.
- ▶ Jarndal A. and Kompa G. 2007, "Large Signal Model for AlGaN/GaN HEMTs Accurately Predicts Trapping – and Self-Heating-Induced Dispersion and Intermodulation Distortion", *IEEE Transactions on Electron Devices*, 54(11): 2830-2836 p.
- Johnson J.W., Gao J., Lucht K., Williamson J., Strautin C., Riddle J., Therrien R., Rajagopal P., Roberts J.C., Vescan A., Brown J.D., Hanson A., Singhal S., Piner E.L., and Linthicum K. J. 2004, "Material, process, and device development of GaN-based HEMTs on silicon substrates," *Nitronex Technical Papers*. Inédito.
- Kallfass I., Schumacher H. and Brazil T.J. 2006, "A Unified Approach to Charge-Conservative Capacitance Modelling in HEMTs", *IEEE Microwave and Wireless Components Letters*, 16(12): 678-680 p.
- Loo-Yau J. R., Reynoso-Hernández J. A., Zuñiga J. E., Hirata-Flores F. I. and Ascencio-Ramírez H. 2006, "Modeling the I-V Characteristic of The Power Microwave FET with the Angelov Model using Pulse Measurements", *Microwave Optical Technology Letters*, 48(8): 1046-1050 p.
- Liu L, Ma J and Ng G. 2010, "Accurate large-signal FET model tailored for switching-mode power amplifier design", *IEICE Electron. Express*, 7(22): 1672-1678 p.

- Mishra Umesh K., Parikh P. and Wu Y. F. 2002, "AlGaN/GaN HEMTs-An Overview of Device Operation and Applications", *Proceedings of the IEEE*, 90(6): 1022-1031 p.
- Piprek J., 2007, "Nitride Semiconductor Devices. Principles and Simulation", Newark, USA, WILEY-VCH Verlag GmbH & Co. KGaA, 496 p.
- Reynoso-Hernández J.A. 2004, "On-wafer LRM calibration technique using a nonreflecting lossy line of arbitrary length," 63rd ARFTG Conference Digest. Junio 11, Ft. Worth, TX, 205-210 p.
- Reynoso-Hernández J.A. 2006, "Curso de modelos lineales, no lineales y de ruido de transistores de microondas." *Curso impartido en el departamento de electrónica y telecomunicaciones en el área de altas frecuencias, CICESE*, Notas de curso, Inédito.
- Reynoso-Hernández J.A., Zúñiga-Juárez J. E., Zárate-de Landa A., 2008, "A New method for determining the gate resistance and inductance of GaN HEMTs based on the extrema points of Z11 curves", *presented at the IEEE MTT-s Int. Microwave Syp, Atlanta, Georgia, USA*, 1409-1412 p.
- Root D. and Hughes B. 1998, "Principles of Nonlinear Active Device Modeling for Circuit Simulation", *IEEE ARFTG Conference Digest- Winter*, 32nd, Tempe, AZ, 3-26 p.
- Sanchéz Herrera D. 2006, "Desarrollo de modelos de FET's para predecir los fenómenos de distorsión en GaAs FET's utilizando mediciones I(V) pulsadas y capacitancias no-lineales. Tesis de Maestría en Ciencias", CICESE, Ensenada, Baja California, México, 152 p.
- Snider A.D. 1995, "Charge conservation and the transcapacitance element: an exposition", *IEEE Transactions Education*, 28(4): 376-379 p.
- Trew R.J. 2002, "SiC and GaN Transistors---Is there One Winner for Microwave Power Aplications?", *Proceedings of the IEEE*, 90(6): 1032-1047 p.
- Wei C., Tkachenko Y. and Bartle D. 1998, "An Accurate Large-Signal Model of GaAs MESFET Which Accounts for Charge Conservation, Dispersion, and Self-Heating", *IEEE Transaction on Microwave Theory and Techniques*, 46(11): 1638-1644 p.
- Zárate de Landa A. 2007, "Modelado de transistores de potencia a base de GaN. Tesis de Maestría en Ciencias", CICESE, Ensenada, Baja California, México, 125 p.

Anexo 1

Funcionamiento de SDD en ADS

El elemento SDD (symbolically-defined device) es un componente que se basa en ecuaciones para permitir al usuario definir, fácil y rápidamente, el comportamiento de componentes no lineales. Estos componentes son dispositivos multipuertos que pueden ser modelados directamente sobre un esquemático. Una vez que un modelo es definido puede ser usado con cualquier simulador de circuitos de ADS. Esto facilita enormemente el cálculo y procesamiento de datos.

Antes del SDD, las técnicas disponibles para modelar el comportamiento de dispositivos no lineales eran limitadas o insuficientes. Un método consistía en construir el modelo del transistor usando elementos concentrados y fuentes controladas. Sin embargo, siendo estos elementos lineales, solo era posible obtener el comportamiento del dispositivo en pequeña señal. En comparación, el SDD ofrece una manera simple y rápida de desarrollar y modificar modelos complejos. Las ecuaciones pueden ser modificadas directamente, sin necesidad de escribir complicados códigos fuente, y las simulaciones resultan confiables.

El SDD está representado sobre el esquemático como un dispositivo de n puertos. Las ecuaciones que especifican el comportamiento de un puerto están expresadas como funciones de voltajes y corrientes. La figura 159 muestra un ejemplo de un SDD de dos puertos.



Figura 159. Ejemplo de SDD de dos puertos.

Como se puede ver en la figura 159, se puede definir el comportamiento del SDD especificando ecuaciones que asignen el uso de los voltajes que entran o salen de cada puerto del SDD. Igualmente se pueden definir puertos de corriente y sus derivados. Las ecuaciones también pueden hacer referencia a una corriente fluyendo desde otro dispositivo. Todo esto nos da la habilidad de definir componentes no lineales que puedan simular el comportamiento en pequeña y gran señal de un dispositivo no lineal.

Las funciones definidas deben ser continuas respecto a corriente y voltaje. Idealmente también deberían ser diferenciables y derivables respecto a $v \in i$, pero no es requerido. El SDD también puede ser usado para representar bloques de circuitos de alto nivel como amplificadores y mezcladores. Usando un único componente en lugar de un subcircuito se pueden obtener simulaciones más rápidas. Esto tiene también la ventaja de que si los efectos de segundo y tercer orden necesitan ser analizados, el SDD puede ser modificado para desarrollar una mejor implementación del circuito. Para agregar un SDD a un esquemático se siguen los siguientes pasos:

- 1. Ir a Component Palette List y escoger la opción Eqn-based Nonlinear.
- 2. Seleccionar el SDD con el número deseado de puertos deseados y agregar al esquemático. Doble click sobre el símbolo de SDD para editar el componente.
- 3. El siguiente paso es definir las ecuaciones de los puertos. Las ecuaciones que especifican los voltajes y corrientes de un puerto son definidas como función de otras corrientes y voltajes. Para cada puerto hay variables, las cuales empiezan con un guión bajo (_), seguidas por una v (para variables de voltaje) o por una i (para variables de corriente) y termina con el número de puerto, como se muestra en la figura anterior (_v1,_v2).
- 4. Especificar las relaciones constitutivas. Un puerto bien definido esta descrito por *n* ecuaciones, llamadas relaciones constitutivas, que relatan *n* voltajes y corrientes de ese puerto. Ya que el SDD es usado para modelar dispositivos no lineales, sus relaciones constitutivas son especificadas en el dominio del tiempo. Las relaciones constitutivas pueden ser especificadas como representaciones explícitas o implícitas.

Con la representación explícita *I*, la corriente en un puerto cualquiera es especificada como una función de los voltajes de ese puerto, por ejemplo:



En esta representación pueden ser implementadas solamente expresiones controladas por voltaje.

Con la representación implícita F se usa una relación implícita entre uno de los puertos de corriente y uno de los puertos de voltaje, por ejemplo:



En esta representación pueden ser implementadas expresiones controladas por voltaje, corriente o algún otro control. Es importante señalar que las ecuaciones implícitas deben estar siempre igualadas a 0, es decir, que la suma de corrientes y voltajes definidos en un puerto ha de ser igual con 0. Es posible expresar más de una ecuación para un puerto, pero todas las expresiones deben ser implícitas o explícitas, sin mezclar ambas en un mismo puerto.

- 5. Especificar el número de puerto. En el campo *Port* especificar el número de puerto al cual se está aplicando la ecuación. Si en algún puerto no va a definirse ninguna ecuación, es menester asignar el valor 0 a ese puerto.
- 6. Especificar las funciones de peso. Una función de peso es una expresión dependiente de la frecuencia usada para identificar la acción que será aplicada sobre la ecuación de un puerto. Hay dos funciones de peso predefinidas, 0 y 1. Se pueden definir otras funciones de peso asignándolas a partir del número 2.

En el campo *Weight* es necesario especificar la función de peso que se quiere dar a la ecuación. 0 (multiplicación de la función por 1) y 1 (derivada de la función) ya están predefinidos por ADS; si se quiere especificar alguna otra función de peso debe ser definida antes. Click en *Aplicar* para actualizar la ecuación.



7. Agregar y editar otras ecuaciones para otros puertos deseados.

En la figura 160 se muestra la implementación de un SDD de dos puertos, el cual está definido tanto por funciones implícitas y explícitas. También se puede ver que tiene más de una ecuación para definir el segundo puerto. Y hace uso de la función de peso *I* (derivada) en la segunda ecuación del segundo puerto.



Figura 160. Implementación de SDD de dos puertos definido por funciones implícitas y explícitas.

En la figura 161 se muestra la utilización de un elemento SDD en representación de una fuente de corriente. Las ecuaciones de sus puertos están basadas en tablas de datos de corriente calculadas previamente.



Figura 161. Ejemplo de la implementación del SDD en la lectura de datos de corriente previamente calculados.

En resumen:

- El SDD es un dispositivo de n puertos utilizado para modelar el comportamiento no lineal de un transistor.
- Para el puerto n, el voltaje es denotado _*vn* y la corriente es denotada _*in*. La corriente positiva fluye desde la terminal marcada con el símbolo +.
- La representación explícita es usada para no linealidades controladas por voltaje.

$$i = f(v)$$

• La representación implícita es usada para no linealidades generales.

f(i,v) = 0

 Las ecuaciones del SDD pueden hacer referencia a corrientes fluyendo de fuentes controladas por voltaje o a corrientes generadas dentro de la misma red circuital.

Las funciones de peso son usadas para indicar la acción sobre la ecuación asignada a un puerto [Manual SDD, 2004].

Anexo 2

Caracterización de transistores en oblea

Equipo utilizado.

- Analizador de redes vectorial HP8510C.
- Máquina de puntas CASCADE MICROTECH SUMMIT 9000.
- Puntas de prueba modelo 50A-GSG-150P.
- Estándares de calibración GGB modelo CS-5.
- Fuente de voltaje 2602^a Keithley.
- Oblea Nitronex 04269-4.
- Software desarrollado en CICESE denominado Limcal.

El analizador de redes vectorial HP8510C se calibró por medio de la técnica de calibración LRM, empleando los estándares de calibración coplanares y el programa Limcal. Previo a medir cualquier dispositivo, se miden los parámetros S de los estándares de calibración y se corrigen errores de switcheo de los estádares y, posteriormente, de cada una de las mediciones. En la figura 162 se muestra el circuito de polarización del transistor y en la figura 163 se muestra el banco de medición utilizado.



Figura 162. Circuito de polarización del transistor utilizado para la medición de curvas I-



Figura 163. Banco de medición de alta frecuencia para caracterizar curvas I-V de transistores en oblea.

Para la extracción de las resistencias e inductancias parásitas, la compuerta se polariza con voltajes positivos (en directa) y el drenador se deja "flotando", como se explicó en III.3.2.1. La figura 164 muestra la configuración utilizada.



Figura 164. Configuración para la medición de resistencias e inductancias parásitas.

Para la extracción de las capacitancias parásitas, la compuerta se polariza con voltajes negativos (inversa), como se explicó en III.3.2.2. La figura 165 muestra la configuración utilizada.



Figura 165. Configuración para la medición de capacitancias parásitas.

El proceso de medir los parámetros S en diferentes valores de voltajes de V_{ds} y V_{gs} se denomina caracterización multipunto. Esta medición se repite por cada punto de polarización del cual se desee extraer los elementos intrínsecos del transistor. La figura 166 muestra la configuración utilizada.



Figura 166. Configuración para la medición en polarización convencional.

Se midieron tres transistores en oblea HEMT de GaN de diferentes anchos de compuerta: $100 \mu m$ (figura 168), $300 \mu m$ (figura 169) y 2mm (figura 167).


Figura 167. Transistor en oblea HEMT de GaN de W_G = 2 mm.



Figura 168. Transistor en oblea HEMT de GaN de W_G = 100 µm.



Figura 169. Transistor en oblea HEMT de GaN de W_G = 300 µm.

Anexo 3 Mediciones en régimen dinámico.

Para medir las curvas I-V en modo pulsado de los transistores analizados, se utilizó el equipo DIVA D210E de Accent; el equipo es controlado por medio de una computadora conectada directamente con el DIVA mediante el puerto serial. Las especificaciones se definen desde la computadora, utilizando el paquete informático de NEFIRET DIVA. En la figura 170 se muestra el diagrama básico del banco de medición para transistores en oblea.



Figura 170. Diagrama de medición de curvas I-V en modo pulsado para transistores en oblea.

Se recomienda que el punto de reposo de la medición de las curvas I-V en régimen pulsado sea escogido de acuerdo al punto de polarización donde se desea operar el transistor, ya que los datos de I_{ds} serán más cercanos a las corrientes que fluirán a través del transistor cuando esté funcionando con señales de alta frecuencia, ya que se toma en cuenta el calentamiento del transistor a dicho punto de polarización. En la figura 171 se muestran las conexiones necesarias para la medición de curvas I-V de un transistor, ya sea en régimen pulsado o estático (DC).



Figura 171. Esquemático para mediciones pulsadas y en régimen estático (DC).

En la figura 172 se puede ver la diferencia entre las curvas I-V de un transistor HEMT de GaN de W_G =300 µm. Esta discrepancia entre ambas mediciones se debe a que, cuando se mide el transistor en régimen estático, el transistor es sometido a diferentes polarizaciones durante un tiempo prolongado, lo que induce el calentamiento del transistor y a su dispersión de corriente I_{ds} .



Figura 172. Comparación de curvas I-V de un transistor HEMT de GaN de W_G =300 µm. (-)Mediciones en régimen dinámico. (*)Mediciones en régimen estático.

Cuando se quiere formular el modelo de corriente del transistor es recomendable trabajar con mediciones en régimen pulsado, pues de esta manera, el transistor es sometido a un solo pulso en un tiempo muy corto, por lo que se evita el calentamiento del transistor.

Anexo 4 Resultados de cálculo de cargas de compuerta $Q_{gs} \ y \ Q_{gd}$



Transistor AlGaN/GaN en oblea de W_G=300 µm

Figura 173. Fuente de carga de compuerta Q_{gs} (pC) con respecto a V_{gs} y V_{ds} de transistor de W_G =300 µm.



Figura 174. Fuente de carga de compuerta $Q_{gs}(V_{ds}, V_{gs})$ de transistor de W_G=300 µm.



Figura 175. Fuente de carga de compuerta Q_{gd} (pC) con respecto a V_{gs} y V_{ds} de transistor de W_G =300 µm.



Figura 176. Fuente de carga de compuerta Q_{gd} (V_{ds} , V_{gs}) de transistor de W_G=300 µm.

Transistor AlGaN/GaN en oblea de W_G=2 mm



Figura 177. Fuente de carga de compuerta Q_{gs} (pC) con respecto a V_{gs} y V_{ds} de transistor de W_G=2 mm.



Figura 178. Fuente de carga de compuerta $Q_{gs}(V_{ds}, V_{gs})$ de transistor de W_G=2 mm.



Figura 179. Fuente de carga de compuerta Q_{gd} (pC) con respecto a V_{gs} y V_{ds} de transistor de W_G=2 mm.



Figura 180. Fuente de carga de compuerta $Q_{gd}(V_{ds}, V_{gs})$ de transistor de W_G=2 mm.

Transistor GaN encapsulado CGH35015F



Figura 181. Fuente de carga de compuerta Q_{gs} (pC) con respecto a V_{gs} y V_{ds} de transistor encapsulado.



Figura 182. Fuente de carga de compuerta $Q_{gs}(V_{ds}, V_{gs})$ de transistor encapsulado.



Figura 183. Fuente de carga de compuerta Q_{gd} (pC) con respecto a V_{gs} y V_{ds} de transistor encapsulado.



Figura 184. Fuente de carga de compuerta $Q_{gd}(V_{ds}, V_{gs})$ de transistor encapsulado.



<u>Transistor AlGaN/GaN en oblea de W_G=300 µm</u>

Figura 185. Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} respecto a V_{gs} para transistor de W_G=300 µm.



Figura 186. Fuente de corriente de compuerta I_{gs} (pA) respecto a V_{gs} y V_{ds} para transistor de W_G =300 µm.



Figura 187. Fuente de corriente de compuerta $I_{gs}(V_{ds}, V_{gs})$ para transistor de W_G=300 µm.



Figura 188. Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y V_{ds} para transistor de W_G =300 µm.



Figura 189. Fuente de corriente de compuerta $I_{gd}(V_{ds}, V_{gs})$ para transistor de W_G=300 µm.

Transistor AlGaN/GaN en oblea de W_G=2 mm



Figura 190. Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} respecto a V_{gs} para transistor de $W_G=2$ mm.



Figura 191. Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds} para transistor de W_G=2 mm.



Figura 192. Fuente de corriente de compuerta $I_{gs}(V_{ds}, V_{gs})$ para transistor de W_G=2 mm.



Figura 193. Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y V_{ds} para transistor de W_G=2 mm.



Figura 194. Fuente de corriente de compuerta $I_{gd}(V_{ds}, V_{gs})$ para transistor de W_G=2 mm.

Transistor GaN encapsulado CGH35015F



Figura 195. Transcapacitancia no lineal \mathbb{C}_{gs} y \mathbb{C}_{gd} con respecto a V_{gs} para transistor encapsulado.



Figura 196. Fuente de corriente de compuerta I_{gs} (pA) con respecto a V_{gs} y V_{ds} para transistor encapsulado.



Figura 197. Fuente de corriente de compuerta $I_{gs}(V_{dss} V_{gs})$ para transistor encapsulado.



Figura 198. Fuente de corriente de compuerta I_{gd} (pA) con respecto a V_{gs} y V_{ds} para transistor encapsulado.



Figura 199. Fuente de corriente de compuerta $I_{gd}(V_{ds}, V_{gs})$ para transistor encapsulado.