Por favor, use este identificador para citar o enlazar este ítem:
http://cicese.repositorioinstitucional.mx/jspui/handle/1007/170| Modelado de transistores de potencia a base de GaN Modeling og GaN ased power transistors | |
| Andrés Zárate de Landa | |
| J. APOLINAR REYNOSO HERNANDEZ | |
| Acceso Abierto | |
| Atribución | |
| Amplificadores de microondas - diseño y construcción, Transitores de efecto de campo con metal semiconductor - diseño y construcción, Semiconductores de arseniuro de galio - diseño y construcción | |
| El transistor de alta movilidad electrónica (HEMT) basado en AlGaN/GaN es un serio candidato para aplicaciones de microondas debido a su alta potencia y características de bajo ruido a tales frecuencias. El diseño de amplificadores de potencia de AlGaN/GaN requiere de un modelo en gran señal del dispositivo. El modelo en gran señal está basado en el modelo de pequeña señal obtenido a diferentes condiciones de polarización. Además, para el análisis del comportamiento de ruido se requiere del conocimiento del modelo en pequeña señal para extraer el modelo intrínseco de ruido. El circuito equivalente en pequeña señal utilizado para modelar MESFETs de GaAs y PHEMTs consiste de elementos parásitos e intrínsecos. Existe un método bien establecido para extraer los elementos parásitos para este tipo de transistor, conocido como método de "cold FET” (FET en frío). En el caso de HEMTs de AlGaN/GaN los elementos parásitos del modelo de circuito equivalente en pequeña señal son difíciles de extraer utilizando el método del "cold FET”, particularmente la resistencia de compuerta Rg y la inductancia de compuerta Lg. La dificultad reside en que se necesitan valores muy altos de corriente de compuerta en directo para suprimir el efecto de la resistencia diferencial de compuerta, sin embargo, altas corrientes de compuerta en directo pueden producir daños irreversibles en esta y dañar al dispositivo. En este trabajo de tesis se presenta un nuevo método para extraer las resistencias e inductancias parásitas al polarizar el HEMT de AlGaN/GaN con bajos valores de corriente de DC de compuerta en directo y drenador flotante. La originalidad del método propuesto recae en el uso de una baja corriente de DC de compuerta en directo para extraer Rg y Lg, mientras que el método clásico para extraer Rg y Lg utiliza diferentes conjuntos de parámetros S medidos a altas corrientes de DC de compuerta en directo. Además, se presenta un método sencillo para calcular las capacitancias parásitas Cpg y Cpd al restar a la medición del "cold FET” bloqueado las inductancias parásitas de compuerta y drenador, y tomando en cuenta la capacitancia del diodo Schottky. Se verifica la validez del método propuesto por la buena predicción del modelo de los datos experimentales. The AlGaN/GaN high electron-mobility transistor (HEMT) is a promising candidate for microwave applications due to its high power and low noise characteristics at such frequencies. Power AlGaN/GaN amplifier design requires large-signal modeling of the device. The large-signal model is based on small-signal models derived at different bias conditions. In addition, noise performance analysis also requires the knowledge of the small-signal model in order to extract the intrinsic noise parameters. The small signal equivalent circuit used for modeling GaAs MESFETs and PHEMTs consists of parasitic and intrinsic elements. For this kind of transistor, and using large DC forward current, a well established method for extracting parasitic resistances and inductances already exists. In the case of AlGaN/GaN HEMTs the parasitic elements of the small-signal equivalent circuit are still difficult to extract. It’s well known that the gate resistance Rg and gate inductance Lg are very difficult to extract using the cold-FET method. The difficulty lies in the fact that a very high forward gate current is needed to suppress the gate differential resistance. However, large gate forward currents could produce irreversible and catastrophic damage to the transistor gate. By biasing the AlGaN/GaN HEMTs with a low DC gate forward current and a floating drain, a new method for extracting parasitic resistances and parasitic inductances is introduced. The originality of the proposed method lies in the low DC gate forward current used for extracting Rg and Lg. While the classical method for extracting Rg and Lg uses a set of S-parameters measured under different large DC gate forward current, the proposed method uses a data set of S-parameters measured at a single low DC gate forward current. Also, by de-embedding the parasitic gate and drain inductances from the pinchoff "cold FET” measurement, and taking into account the Schottky diode capacitance a very easy method for extracting the parasitic capacitances Cpg and Cpd is presented. The excellent agreement between the model and experimental data verifies the validity of the proposed method. | |
| CICESE | |
| 2007 | |
| Tesis de maestría | |
| Español | |
| Zárate de Landa, A.2007.Modelado de transistores de potencia a base de GaN. Tesis de Maestría en Ciencias. Centro de Investigación Científica y de Educación Superior de Ensenada, Baja California. 109 pp. | |
| TECNOLOGÍA DE LAS TELECOMUNICACIONES | |
| Aparece en las colecciones: | Tesis - Electrónica y Telecomunicaciones |
Cargar archivos:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 177471.pdf | Versión completa de la tesis | 2.36 MB | Adobe PDF | Visualizar/Abrir |